15/3/2010. Aula 2. Engenharia de Sistemas Embarcados. Introdução. Prof. Abel Guilhermino Tópico: Projeto de Sistemas Embarcados

Transcrição

1 5/3/20 Itrodução Aula 2 Egeharia de Sistemas Embarcados Prof. Abel Guilhermio Tópico: Projeto de Sistemas Embarcados Processador Circuito digital que realiza tarefas computacioais ador e camiho de dados Propósito geral: variedade tarefas computacioais Uso específico: realiza uma tarefa em particular Customizado: tarefa ão padrão Um processador de propósito específico customizado pode ser: Rápido, pequeo e de baixo cosumo Mas, alto custo NRE, time-tomarket logo, pouco flexível Digital camera chip CCD CCD Pixel coprocessor D2A A2D preprocessor les JPEG codec Microcotroller Multiplier/Accum DMA cotroller Display ctrl cotroller ISA bus iterface UART LCD ctrl Egeharia de Sistemas Embarcados 2 CMOS trasistor o silico Compoetes combiacioais Trasistor O compoete elétrico básico em sistemas digitais Age como uma chave liga/desliga Tesão o gate cotrola o fluxo de correte da fote para o dreo Não cofuda gate com logic gate gate source Coducts if gate= drai I(m-) I I0 S0 -bit, m x Multiplexor S(log m) O O = I0 if S=0..00 I if S=0..0 I(m-) if S=.. I(log -) I0 log x Decoder O(-) O O0 O0 = if I=0..00 O = if I=0..0 O(-) = if I=.. -bit Adder carry sum sum = A+B (first bits) carry = (+) th bit of A+B -bit Comparator less equal greater less = if A<B equal = if A=B greater= if A>B bit, m fuctio S0 S(log m) O O = A op B op determied by S. IC package IC source gate oxide chael drai Silico substrate With eable iput e all O s are 0 if e=0 With carry-i iput Ci sum = A + B + Ci May have status carry, zero, etc. Egeharia de Sistemas Embarcados 3 Egeharia de Sistemas Embarcados 4 Compoetes Sequeciais Modelo Básico de Processador Customizado de Propósito Específico load clear I -bit Register shift I -bit Shift register -bit Couter exteral cotrol iputs cotroller cotrol iputs exteral data iputs cotroller ext-state ad cotrol logic registers = 0 if clear=, I if load= ad clock=, (previous) otherwise. = lsb - Cotet shifted - I stored i msb = 0 if clear=, (prev)+ if cout= ad clock=. exteral cotrol cotrol exteral data state register fuctioal uits cotroller ad a view iside the cotroller ad Egeharia de Sistemas Embarcados 5 Egeharia de Sistemas Embarcados 6

2 5/3/20 Exemplo: Máximo divisor comum Criado o fluxo de dados Primeiro crie o algorítmo Coverta o algorítmo para uma máquia de estados complexa FSMD: máquia de estados fiito com Templates podem ser utilizados para a coversão (a) black-box view GCD (b) desired fuctioality 0: it x, y; : while () { while (); x = ; y = ; while (x!= y) { if (x < y) 7: y = y - x; else 8: x = x - y; } = x; } : 7: y = y -x 8: x = x - y -J: x = y = = x!()!() (c) state diagram Crie um registrador para cada variável declarada Crie uma uidade fucioal para cada operação aritmética Coecte as portas, registradores e uidades fucioais Baseado em leituras e escritas Uso de multiplexadores para múltiplas fotes Crie um idetificador úico Para cada etrada e saída de cotrole dos compoetes do 7: : y = y -x -J: 8: x = y = = x!()!() x = x - y -bit 2x -bit 2x!= < 8: x-y x_eq_y d Egeharia de Sistemas Embarcados 7 Egeharia de Sistemas Embarcados 8 Criado o cotrolador da FSM uebrado em um cotrolador e : x =!() 0000 :!() = 0 00 = Mesma estrutura da FSMD Substitua ações/codições complexas por cofigurações do implemetatio model Combiatioal logic x_eq_y 0000 :!() = 0 00 = -bit 2x -bit 2x (b) 7: y = y -x 8: x = x - y y = = x!() = 0 00 =!x_eq_y 0 x_eq_y 0! 7: = 8: = = = = -bit 2x x_eq_y!= -bit 2x < 8: x-y d State register I3 I2 I I0 = 0 00 = x_eq_y=0 0 x_eq_y= 0 = =0 7: = 8: = = = =!= < x_eq_y 8: x-y d -J: 0 -J: 0 -J: Egeharia de Sistemas Embarcados 9 Egeharia de Sistemas Embarcados Processador de Propósito Geral Arquitetura Básica Processador de Propósito Geral Processador projetado para uma grade variedade de tarefas computacioais Baixo custo uitário, em parte porque o fabricate divide o custo NRE pelo grade úmero de uidades Motorola vedeu meio bilhão de microcotroladores 68HC05 o ao de 996 Projetado com bastate cuidado uma vez que o alto custo NRE é aceitável Pode atigir um bom desempeho, tamaho e cosumo de potêcia Time-to-market/protótipo rápido, alta flexibilidade Usuário escreve apeas software; ão é feito o projeto do processador Uidade de e de Camiho de dados Similar a processador de propósito específico Pricipais difereças Camiho de dados geérico Uidade de cotrole ão armazea o algorítimo o algorítmo é programado a memória uit Egeharia de Sistemas Embarcados Egeharia de Sistemas Embarcados 2 2

3 5/3/20 Operações do Uidade de e Load Trasfere o coteúdo de uma posição de memória para um registrador Operação da Operado e o resultado de uma operação lógicoaritmética estão armazeados em registradores Store Trasfere o coteúdo de um registrador para uma posição de memória uit + Uidade de cotrole: determia as operações realizadas o A seqüêcia das operações desejadas ( istruções ) são armazeadas a memória programa Ciclo de istrução quebra das operações em diversas suboperações, uma para cada ciclo de relógio, e.g.: Busca de Istrução (Fetch): lê istrução da memória e armazea o registrador de istruções Decodificação: determia o sigificado da istrução Busca dos operados (Fetch operads): move dados da memória para o registrador do Execução: move dados através da ULA Armazea os resultados: escreve dados do registrador a memória 0 2 uit ic R, store M[], R R Egeharia de Sistemas Embarcados 3 Egeharia de Sistemas Embarcados 4 Sub-operações da uidade de cotrole Sub-operações da uidade de cotrole Busca Lê próxima istrução detro do (program couter): sempre apota para a próxima istrução : armazea a istrução a ser executada uit 0 Decodificação Determia o sigificado de cada istrução uit 0 0 ic R, 2 store M[], R 0 ic R, 2 store M[], R Egeharia de Sistemas Embarcados 5 Egeharia de Sistemas Embarcados 6 Sub-operações da uidade de cotrole Sub-operações da uidade de cotrole Busca de operados Trasfere dados da memória para o registrador do uit 0 Execução ULA executa a operação requerida A istrução load mostrada este exemplo ão requer uma operação lógica aritmética uit 0 0 ic R, 2 store M[], R 0 ic R, 2 store M[], R Egeharia de Sistemas Embarcados 7 Egeharia de Sistemas Embarcados 8 3

4 5/3/20 Sub-operaçoes da uidade de cotrole Ciclos de Istrução Armazeagem de resultados Escrita de resultados armazeados em registradores A istrução load mostrada este exemplo ão requer uma operação lógica aritmética uit 0 =0 Busca Decod. Busca Exec.. Result. uit 0 0 ic R, 2 store M[], R 0 ic R, 2 store M[], R Egeharia de Sistemas Embarcados 9 Egeharia de Sistemas Embarcados 20 Ciclos de Istrução Ciclos de Istrução =0 Busca Decod. Busca Exec. uit + =0 Busca Decod Busca Exec. uit = Busca Decod. Busca Exec. = Busca Decod Busca Exec. 0 2 ic R, ic R, store M[], R R =2 Busca Decod Busca Exec store M[], R ic R, store M[], R R Egeharia de Sistemas Embarcados 2 Egeharia de Sistemas Embarcados 22 Cosiderações de Arquitetura Cosiderações de Arquitetura Processdor N-bit N-bit, registradores, barrameto, iterface de dados da memória Embarcado: comus 8- bit, 6-bit, 32-bit Desktop/servidores: 32- bit, 64-bit tamaho determia o espaço de edereçameto uit Frequêcia de Clock Iverso do período de clock Deve ser mais logo que o atraso máximo etre registradores de todo o processador Acesso de memória é com freqüêcia o mais logo uit Egeharia de Sistemas Embarcados 23 Egeharia de Sistemas Embarcados 24 4

5 5/3/20 Pipeliig: Aumetado o Throughput de Istrução Pipeliig: Aumetado o Throughput de Istrução Comparado 24s (sem pipelie) x 4s (com pipelie) Como melhorar o desempeho de máquias implemetadas como pipelie? Aumetar o úmero de estágios do pilelie Superpipelie Replicar recursos para executar istruções em paralelo pipelie Superescalar superpipelie Egeharia de Sistemas Embarcados 25 Egeharia de Sistemas Embarcados 26 Pipeliig: Aumetado o desempeho Pipeliig: Aumetado o desempeho pipelie superpipelie Superpipelie Limitações o tamaho do pipelie ) Hazards de dados: pipelie maior => mais paradas 2) Hazards de cotrole: pipelie maior => saltos mais letos 3) Tempo dos registradores do pipelie: Limita o tempo míimo por estágio (clock) pipelie superpipelie Superescalar Execução simultâea das istruções ) Aritméticas, Loads e Stores AplicávelamáquiasRISCeCISC 2) RISC: melhor uso efetivo 3) CISC: implemetação mais difícil Egeharia de Sistemas Embarcados 27 Egeharia de Sistemas Embarcados 28 5