V = 2.V ELT413 ELETRÔNICA ANALÓGICA II ENGENHARIA ELÉTRICA LABORATÓRIO N O 2: AMPLIFICADOR EC (RETAS DE CARGA DC E AC, PONTO DE OPERAÇÃO ÓTIMO) V I

Transcrição

1 ELT413 ELETÔNICA ANALÓGICA II ENGENHAIA ELÉTICA LABOATÓIO N O 2: AMPLIFICADO EC (ETAS DE CAGA DC E AC, PONTO DE OPEAÇÃO ÓTIMO) OBJETIOS Conceituar retas de carga DC e AC Analisar amplificadores de potência classe A e determinar o ponto de operação ótimo. Analisar amplificador emissor comum utilizando transistor PNP. Atenção: apresentar, no início da aula de laboratório, os cálculos teóricos com as retas de carga DC e AC do circuito. Analisar o circuito: a) Sem carga e b) Com carga L =Ω I - ETA DE CAGA DC E AC A reta de carga DC é definida pela fonte e pelas resistências DC do coletor e do emissor = + DC C E = +. I CE DC C =. I CE DC C I = ( ) / C CE DC Dois pontos da reta de carga DC são [ CE, I C ]=[, 0] e [0, / DC ] Para corrente alternada a fonte e os capitores se comportam como curto-circuito alterando o valor da resistência do circuito e conseqüentemente a inclinação da reta de carga eta de Carga AC ( = c + e ). O ponto comum entre estas duas retas de carga é o ponto de operação quiescente, ( CE(Q), I C(Q) ). Dois pontos da reta de carga são [( CE(Q) +.I C(Q) ), 0] [0, (I C(Q) + CE(Q) / )] = + c e c e = resistencia AC do coletor =resistencia AC do emissor c e e são resistências equivalentes conectadas externamente ao transistor enquanto que r é uma resistência interna ao transistor. II - PONTO DE OPEAÇÃO ÓTIMO Para amplificadores de pequenos sinais o ponto de operação quiescente fica próximo à 1/3 de ou 2/3 de I = / DC, ou seja, próximo da saturação onde a distorção é menor., e Para amplificadores de grandes sinais o ponto de operação deve ficar no meio da reta de carga AC para permitir a máxima amplitude sem ceifamento (máxima compliance). I CEQ( OT ) CQ( OT ) = + = + dc dc Nesta condição os ceifamentos de corte e de saturação ocorrerão simultaneamente. = 2. ce pp max CE(Q)Ot O amplificador apresentado na Figura 1 proporciona um ganho de tensão de aproximadamente 2 (6dB) sem carga e 1 (0dB) com carga de Ω. O potenciômetro de Ω permite o ajuste do ponto de operação do transistor em uma faixa muito ampla, do corte à saturação. O resistor de Ω conectado entre o potenciômetro e a base do transistor sustenta a resistência de entrada do circuito e evita curto-circuito do gerador de sinais i. 1uF + 5k1 cc C dc = 3kΩ + 10uF c e 1k Figura 1- Amplificador classe A - c c=, C // L e + re A =, 25m r e = + r I E B = Ω L 15

2 ELT413 - Eletrônica Analógica II A Figura 2 apresenta a reta de carga DC e as retas de carga AC para CE(Q) = 2 próximo à saturação, CE(Q) = 12 próximo ao corte e CE(Q) otimo = 6 na condição de máxima amplitude do sinal de saída sem ceifamento. I 5mA Sat saturação -otimo X= CE 2/DI. Y=I C 1mA/DI DC =3k = I = / DC Corte dc- 15 Figura 2- etas de carga DC e AC para o circuito da Figura 1. Neste exemplo particular, com o transistor polarizado próximo ao corte, CEQ =12, a amplitude máxima de ce sem ceifamento é 4 PP, com ceifamento devido ao corte no semi-ciclo positivo para transistor NPN e semi-ciclo negativo para transistor PNP. Com o transistor polarizado próximo à saturação, CEQ =2, a máxima amplitude de ce sem ceifamento é 4 PP, com ceifamento devido à saturação ocorrendo no semi-ciclo negativo para transistor NPN e semi-ciclo positivo para transistor PNP. Com o transistor polarizado no ponto Q ótimo a amplitude máxima sem ceifamento é 12 PP, ocorrento os ceifamentos por saturação e corte simultaneamente. = +. I ce corte CEQ CQ I = I + / c sat CQ CEQ III - AMPLITUDE DA TENSÃO EM L A amplitude da tensão na carga L é a mesma do terminal do transistor onde ela está conectada, coletor ou emissor, e é uma parcela proporcional em relação à resistência AC total do circuito. c c(pp) = ce(pp)max e e(pp) = = 2. ce(pp) ce(pp) CE(Q) Otimo I - GANHO DE TENSÃO MÁXIMO Para aumentar o ganho de tensão do amplificador Emissor Comum (EC) devemos aumentar a relação entre a resistência do coletor e a resistência do emissor. Uma solução é instalar um capitor de desvio em paralelo à resistência do emissor como mostra a Figura 3. A = r c, e Esta solução proporciona o maior ganho de tensão para este circuito, porém apresenta forte distorção. 1uF + E 1k cc C c + 10uF C E 100uF Figura 3 - EC com capitor de desvio. dc = 3kΩ = 1kΩ L 15 Para evitar esta distorção devemos instalar um resistor no circuito do emissor. A Figura 4 apresenta duas soluções sem alterar o circuito DC. A solução apresentada na Figura 4b é mais interessante uma vez que podemos ajustar o ganho de tensão, atuando em E2, sem alterar o circuito DC, portanto sem alterar o ponto de operação do transistor. A melhoria da linearidade é obtida com o srifício do ganho de tensão. Quanto maior for a resistência e mais linear será o circuito e menor será o ganho de tensão. 2

3 ELT413 - Eletrônica Analógica II a) A tensão cc é pré-definida ou definida em função da tensão de saída desejada. O fator de mérito do amplificador é obter o maior valor da relação o-pp-max / cc b) O ganho de tensão é definido pelo projeto. Quanto maior for o ganho de tensão, maior será a amplitude disponível na saída. c) Quanto menor for a carga, ou seja, maior a relação L / C, maior será a amplitude da tensão disponível na carga Figura 4 - EC linearizado, Av -10 Atenção: Devido à necessidade de valor elevado de capitância de desvio, esta solução deve ser evitada para baixas freqüências. Considerar a possibilidade de utilizar oplamento direto como os amplificadores diferenciais. A solução apresentada na Figura 5 proporciona o mesmo ganho de tensão que os circuitos apresentados na Figura 4, com maior compliance (devido à menor relação entre e DC ) e sem a necessidade do capitor de desvio; porém com menor estabilidade no ponto de operação devido ao baixo valor de resistência dc no circuito do emissor. 1uF + cc C c dc = 2,1kΩ = 1,1kΩ + 10uF L 15 d) Quanto maior a relação / dc maior será a amplitude disponível no sinal de saída. Esta relação diz respeito à relação L / C e ao capitor de desvio do emissor. e) Nos amplificadores de grande sinal devemos polarizar o transistor no ponto Q ótimo, ou seja, o ponto de operação deve ficar no centro da reta de carga AC. Para uma carga extremamente leve, L >> C, teremos dc, ou seja, ce pp max Av c pp max = p / Q ot A +1 v erificamos que quanto menor for o ganho de tensão menor será a amplitude máxima disponível em L. A relação /dc tem grande influência na limitação da amplitude no sinal de saída. Esta relação depende da relação L / C e da utilização do capitor de desvio do emissor. =2 ce pp max cepp max CE(Q)Ot 2 = + c cpp max = dc cepp max E 100 A tensão pico a pico sem ceifamento disponível no coletor do transistor é Tabela 1- c pp max / (valores aproximados Qot) Figura 5- EC Av=-10 sem capitor de desvio. AMPLITUDE MÁXIMA DA TENSÃO DE SAÍDA Nos amplificadores com oplamento capitivo, a amplitude máxima disponível na carga depende de: a), b) do ganho de tensão, c) da relação L / C, d) da relação /dc e e) do ponto de operação quiescente. A v L >10. C L = C 1 0,50 0,4 2 0,66 0,5 5 0,83 0, ,91 0,625 3

4 L =20k ELT413 - Eletrônica Analógica II A Figura 6 mostra que obtemos maior amplitude sem ceifamento (maior compliance) se o ponto de operação do transitor for ajustado no ponto Q ótimo. A Figura 8 mostra que quanto menor a resistência C maior será a amplitude disponível em L, porém ao custo de um maior consumo de energia e conseqüente redução da eficiência. I C =15 C =1k; ; 5k L = E =0,1k DC = = C =1k C = C =5k Figura 6 Ajuste no ponto de operação. Se o ponto de operação estiver próximo ao corte, o ceifamento devido ao corte ocorrerá primeiro. O sinal de saída será mais distorcido devido à influência maior de r e. A única vantagem será o menor consumo de energia para polarização do transistor. Próximo à saturação a distorção é menor, porém o consumo de energia é maior. A Figura 7 mostra que quanto maior for o valor da resistência L (carga leve) maior será a amplitude disponível na saída. Nos três casos o ponto Q é ótimo. Observe que o ponto de operação Q está no meio da reta de carga AC. I C =15 C = L = E =0,1k DC =2,1k = CE Figura 8 eta de carga DC e retas de carga AC no ponto ótimo. DC variável e L constante. Durante o projeto geralmente a carga é prédefinida. O objetivo será, então, determinar qual o valor de C mais adequado. Se não existir nenhuma outra restrição, um bom critério para escolha de C é adotar C = L. c pp max / 0,4 para Av=-1 c pp max / 0,6 para Av=-10 = 2. ce ppm max OPP CEQot ( ) C L 2. /o pp - 2 C L C 2. L 1 OPP L=0, Q Ot L = Sugestão: vejam os projetos de amplificadores operionais rail-to-rail onde se consegue uma excursão na tensão de saída de quase 100% de. CE Figura 7 eta de carga DC e retas de carga AC no ponto ótimo. DC constante e L variável. 4

5 ELT413 - Eletrônica Analógica II I - AMPLIFICADO EC COM TANSISTO PNP Podemos construir quatro amplificadores idênticos utilizando os mesmos componentes passivos, dois com transistor NPN e dois com transistor PNP. A Figura 9 mostra os dois circuitos EC utilizando transistor PNP. Observe que um circuito utiliza fonte DC positiva e outro circuito uma fonte DC negativa. F1 F 200k i + B F1 C µf E i 1 F2 i + B Ci 1µF F2 F 200k = 15 C dc=2,1kω =1,1kΩ C CO = 10µF E 100 E O L = + 15 C CO = 10µF + C dc=2,1kω =1,1kΩ O L Figura 10- EC com transistor PNP (Av -10) O circuito de polarização utilizado é por realimentação da tensão do coletor. Este tipo de polarização apresenta as seguintes vantagens: 1. Circuito simples. 2. Baixo consumo (corrente mínima para polarização). 3. Boa estabilidade do ponto de operação devido à realimentação negativa DC. 4. Permite o ajuste do ganho de tensão sem alterar significantemente o ponto de operação. O ganho de tensão pode ser ajustado alterando apenas o resistor E sem alteração significativa do ponto de operação e da estabilidade deste ponto. Tabela 2- Ponto de operação e Ganho h FE 165 E I CQ Av 1k 3,367 ma 0, ,322 ma 9, ,448 ma 59,73 1 4,462 ma 131,2 0,1 4,463 ma 149,0 Para permitir um ajuste no ponto de operação o resistor B deve ser substituído por resistor fixo de 20kΩ em série com um potenciômetro de no mínimo 200kΩ. Podemos aumentar a resistência de entrada do circuito se evitarmos a realimentação AC do coletor para a base, ou seja, dividindo B em duas partes e instalando um capitor de desvio. 7,5 5 5 I C [ ma ] 0 I C [ ma ] I C = I C = - BE B + (C + E ) FE h = 15 BE =0,7 C=Ω E = 0 B = 200 k Ω (4.28 ; 5.36mA ) h FE=300 BE B + (C + E ) FE h (5.48 ; 4.76mA ) h FE= Obs.: B=300k - (7.85 ; 3.58mA ) h FE=100 (4.28 ; 3.57mA ) h FE=300 (5.46 ; 3.18mA ) h FE= CE = 15 BE=0,7 C=Ω E = 1k Ω B = 300 k Ω (7.85 ; 2.38mA ) h FE=100 CE Figura 11- eta de carga DC e ponto de operação

6 II - LABOATÓIO ELT413 - Eletrônica Analógica II a) Para circuitos com polarização fixa (circuito da Figura 10). Desenhar a reta de carga DC e as retas de carga AC para o ponto Q ótimo (teórico) e para ponto Q medido. Calcular e/ou verificar experimentalmente Ganho de tensão e Amplitude máxima sem ceifamento CEQ I CQ Av ce c e Qot Medido ma pp max b) Para circuitos com polarização ajustável (circuito da Figura 1). Ajustar o ponto de operação do transistor e medir ganho de tensão e amplitude máxima sem ceifamento pp-max Desenhar a reta de carga dc e as retas de carga para CE(Q) = 3, 12 e no ponto Q ótimo. CEQ 3 12 I CQ Av ce c e o ma pp max o Itajubá, MG, julho de