Aula 03. O inversor CMOS. A estrutura do circuito

Transcrição

1 Aula 03 O inversor CMOS Nesta seção, abordaremos asectos relacionados ao uso do transistor CMOS como chave, investigando seu desemenho e exlorando diversas otencialidades disoníveis em seu rojeto. A estrutura do circuito A figura A3.1 mostra o circuito do inversor CMOS. Essa consiste de um ar de transistores MOSFET comlementares chaveado or uma tensão v I. Embora não indicado o terminal da fonte de cada transistor esta conectado ao seu resectivo coro, eliminando, ortanto, o efeito de coro (aumento de V T com a tensão v GS ). Na rática as tensões de limiar V Tn e V T são iguais em módulo e situa-se na faixa de 0,2V a 1V. Para tecnologias mais atuais que utilizam equenas dimensões de W e L (na faixa de 0,1µ a 0,5µ) os valores de limiar são mais róximos de 0,2V. Figura A3.1 a) O inversor CMOS e b) sua reresentação como um ar de chaves controladas de forma comlementar

2 Como indicado cada chave é modelada or uma resistência finita, que é a resistência entre o dreno e a fonte do resectivo transistor, calculada róximo de v DS = 0: r DSN W L ( V V ), = n DD T n A3.1 r DSP W L ( V V ), = DD T A3.2 Onde `n = µ n C ox e ` = µ C ox são os arâmetros de transcondutância do rocesso, sendo, µ n e µ as mobilidades do ortadores (dos elétrons e buracos) no canal n e resectivamente, e C ox é a caacitância or unidade de áreas dos transistores. Oeração estática Faremos agora uma análise estática do inversor. Para v I = 0, temos v O = V OH = V DD, ois o nó de saída fica conectado a VDD or meio da resistência r DSP do transistor Q de carga. De forma análoga, com v I = V DD, temos v O = V OL = 0, orque o nó de saída ara a estar conectado ao terra or meio do resistor r DSN do transistor de comando Qn. Portanto, no estado estacionário, não nenhum caminho entre V DD e o terra, e a corrente estática e a dissiação de otência estática são ambas nulas.

3 A característica de transferência de tensão (CTT) do inversor é mostrada na figura A3.2, na qual é fácil ver que os níveis de tensão são 0 V e V DD. E, ortanto, a excursão de tensão de saída é justamente a máxima ossível. Note que V OH e V OL são indeendentes as dimensões dos transistores, o que torna a tecnologia CMOS bem diferente de outras tecnologias. Figura A3.2 A característica de transferência de tensão de um inversor CMOS quando Q e Qn são casados.

4 A transição de um estado lógico na saída do inversor CMOS ode ser rojetada de forma a ocorrer exatamente no meio da excursão lógica entre 0 V e V DD, isto é, em V DD /2, se escolhermos de forma aroriada as dimensões dos transistores. Esecificamente, é fácil demonstrar que a tensão de transição V th (ou V M ) é dada or V th V = DD V t 1+ + n n V tn (A3.3) W (,, = L e W L) ( Onde n n )n K = µ C ox = sendo n = µ n C ox e Exercício A3.1 Para um caso tíico em que V Tn e V T são iguais em módulo mostre que V th = V DD /2 ara n =, onde ( W ) ( ) = W,, = = n n L n L Assim, o exercício anterior mostra quando os disositivos são rojetados a ter os arâmetros de transcondutância idênticos (casamentos dos transistores) a característica de transferência é simétrica.

5 Desta forma uma característica de transferência simétrica ode ser obtida quando os disositivos forem rojetados de forma a ter arâmetros de transcondutância idênticos, que é uma condição que costuma ser denominada de casamentos de transistores. Uma vez que µ n é duas a quatro vezes maior que µ, o casamento é obtido fazendo (W/L) de duas a quatro vezes (µ n / µ vezes) maior que (W/L) n, W P µ W n = µ L n (A.3.4) Normalmente, fazem-se os comrimentos de canal, L, dos transistores do inversor idênticos e iguais a mínima dimensão ermitida ela tecnologia. Assim ara garantir o casamentos escolhe-se a razão das larguras W`s dos transistores de forma adequada. A largura mínima é normalmente escolhida de uma vez a uma vez e meia maior que a dimensão mínima. Por exemlo, ara um rocesso ou tecnologia CMOS com dimensões mínimas de 0,25 µm, ara o qual µ n / µ = 3, teremos L = 0,25 µm, (W/L) n = 0,375 µm/0,25µm e (W/L) = 1,125 µm/0,25µm. Se, entretanto, o inversor tiver que fornecer uma corrente ara uma carga relativamente grande, os transistores terão de ter uma largura muito maior que a dimensão mínima. Além de fazer com que a tensão de transição fique no centro da excursão lógica, o casamento dos transistores imlica num mesmo arâmetro de transcondutância fazendo com que ambos os transistores tenham a mesma caacidade de corrente tanto carregamento como no descarregamento da caacitância de carga. Além disso, obviamente, teremos rdsn = rds. Portanto, um inversor com transistores casados aresenta atrasos na roagação iguais, t PLH e t PHL.

6 Exemlo A3.2 Mostre que se o limiar de transição do inversor está em V DD /2, as margens de ruído MR H e MR L são iguais e seus valores são maximizados e dado or Solução: MR H = MRL = 3/8(V DD +2/3V T ) Para resolver este exercício vamos reroduzir a CTT do inversor identificando a regiões de oeração dos transistores canal n e canal na curva de transferência do inversor como mostra a figura A3.3. Figura A3.3 Curva de transferência de tensão do inversor

7 Devemos lembrar das aulas anteriores que, além dos V OL e V OH, dois outros ontos da curva de transferência determinam as margens de ruído do inversor. São eles o máximo nível lógico `0` ermitido na saída, V IL, e o mínimo nível lógico `1` na saída, V IH. Para uma região de transição linear esses níveis eram o início e o fim da transição. Agora estes são formalmente definidos como os dois ontos na curva de transferência em que o ganho incremental de tensão é unitário (isto é, inclinação = -1). Para determinar V IL, devemos notar que Qn está na região de triodo e, ortanto, sua corrente é igual a corrente de Q que está na região de saturação, assim temos 1 1 ( V v V ) 2 (A3.5) ( v V ) v v = I T 0 0 DD I T Diferenciando ambos os membros em relação a v I resulta em: 0 ( v V ) + v v = ( V v V ) I T dv dv 0 (A3.6) 0 0 DD I T dv dv I I na qual odemos agora substituir v I = V IH e dv 0 /dv I = -1 ara obter: v 0 VDD = V (A3.7) IH 2 e substituindo v I = V IH e v 0 da equação (A3.7) na equação (A.3.6), resulta:

8 1 V = ( 5V 2V ) (A3.8) IH DD T 8 Tendo em vista a simetria da característica de transferência de tensão do inversor, V IL ode ser determinado de forma similar. Ou de forma alternativa, da figura, temos V IH V 2 DD V = 2 DD V IL (A3.9) Substituindo esta última em (A.3.7), ermite obter: 1 V = (3V + 2V ) (A.3.10) IL DD T 8 As margens de ruído odem agora ser determinadas como segue MR H = V OH V IH = V DD 1/8(5V DD 2) = 3/8(V DD + 2/3 V T ) c.q.d e MR L = V IL V OL = 1/8 (3 V DD + 2V T ) 0 = 3/8(V DD + 2/3 V T ) c.q.d

9 Conforme eserado, a simetria da característica de transferência resulta em margens de ruído iguais. Certamente se Qn e Q não estiverem casados, a característica de tensão não será simétrica, e as margens de ruído não serão iguais. Embora tenhamos enfatizado bastante as vantagens de casar os transistores do inversor CMOS, há ocasiões em que essa solução não é adotada. Poderíamos, or exemlo, iorar o casamento em favor da redução da área da astilha de silício e, assim, fazer (W/L) =(W/L) n. há também circunstâncias em que um descasamento deliberado é emregado de forma a ter a tensão de transição em um valor esecificado diferente de V DD /2. Em que sentido move-se V th quando aumentamos a relação n /?

10 Exercícios: A3.1) Para um inversor CMOS com MOSFET`s casados com V T = 1 V, obtenha V IL, e V IH e as margens de ruído se V DD = 5 V. A3.2) Considere um inversor CMOS com V Tn e V T iguais em módulo a 2 V, (W/L) n = 20, (W/L) = 40, µ n C ox = 2. µ C ox = 20µA/V 2 e V DD = 10 V. Para v I = V DD, obtenha a corrente máxima que o inversor ode drenar enquanto v O 0,5 V. A3.3) Mostre que a tensão de transição V th de um inversor CMOS é dada or V th = r( V DD V t 1+ r ) + V tn sendo r = n

11 Oeração dinâmica O atraso na roagação de sinal do inversor é normalmente determinado na condição em que se tem um inversor idêntico conectado na saída. Essa situação é mostrada na figura A3.4. Figura A3.4 Circuito ara análise do atraso de roagaçao do inversor formado or Q 1 e Q 2, que alimenta um inversor identico formado or Q 3 e Q 4. Analisaremos esse circuito ara determinar a atraso na roagação de sinal no inversor formado elos transistores Q 1 e Q 2. Esse inversor está sendo alimentado or uma fonte de sinal v I de baixa imedância de saída e ao mesmo temo, está carregado elo inversor formado elos transistores Q 3 e Q 4. Também estão indicadas na figura

12 as diversas caacitâncias internas dos transistores que estão conectadas ao nó de saída do inversor formado or Q 3 e Q 4. Obviamente, uma análise exata à mão desse circuito seria comlicada demais e não acrescentaria muita a comreensão da forma de rojetar um circuito, or isso tentaremos simlificar a análise. Esecificamente, oderíamos substituir todas as caacitâncias conectadas ao nó de saída do rimeiro inversor or uma única caacitância de carga C conectada entre o nó de saída e o terra. Se formos caazes de fazer isso, oderemos realizar uma análise transitória adiante bem mais simles. Com este objetivo, notamos que durante os temos t PLH ou t PHL, a saída do rimeiro inversor muda de 0 ara V DD /2 ou de V DD ara V DD /2, resectivamente. Segue que o segundo inversor ermanece no mesmo estado durante cada um dos intervalos de análise citados. Essa observação será útil na estimativa da caacitância de entrada do segundo inversor. Consideraremos agora a contribuição de cada uma das caacitâncias equivalente C. 1) A caacitância de sobreosição orta-dreno de Q 1, C gd1, e a caacitância de sobreosição orta-dreno de Q 2, C gd2, odem ser substituída or uma caacitância entre o nó de saída e o terra de 2(C gd1 + C gd2 ). O fator 2 é um grosseira aroximação que existe em decorrência do efeito Miller e assumindo que o ganho do inversor na região de transição é igual -1. 2) As caacitâncias dreno-coro de Q1 e Q2, C db1 e C db2 resectivamente, ambas tem um dos terminais conectado a uma tensão constante. Portanto, do onto de vista de nossa análise transitória (AC), C db1 e C db2 odem ser substituídas or caacitância iguais entre o nó de saída e o terra. Além disso, vamos admitir que estas caacitâncias são iguais tanto ara equeno quanto grandes sinais. 3) Uma vez que o segundo inversor, or hiótese, ainda não mudou de estado, vamos suor que as caacitâncias de entrada

13 de Q3 e Q4 sejam aroximadamente constante e iguais à caacitância total de orta (WLc ox + C gsov + C gsov ). Isto é, a caacitância de entrada do inversor de carga será C g3 + C g4 = (WLc ox + C gsov + C gsov ) Q3 + (WLc ox + C gsov + C gsov ) Q3 *Obs: note que escrevemos c ox com letra minúsculas já que esta reresenta uma caacitância de orta or unidade de área. 4) A última caacitância é a caacitância de interconexão entre inversores C w, que simlesmente deve adicionada ao valor de C. Logo, o valor total de C é dado or C = C g3 + C g4 + C db1 + C db2 +2(C gd1 + C gd2 ) +C w (A3.11) Desta forma, tendo determinado um valor aroximado ara caacitância equivalente entre o nó de saída do rimeiro inversor e o terra, odemos agora utilizar os circuitos da figura A3.5 ara encontrar uma exressão aroximada ara determinar t PHL e t PLH. Como os circuitos são semelhantes um resultado de um alica-se ao outro. Vamos analisar o circuito da figura A3.4 de duas formas ara encontrar um valor aroximados dos temo de atraso na roagação. Note que antes de encontra o valor reciso ara este temo, o mais imortantes ara o rojetista é obter uma equação simlificada que mostre os efeitos dos diversos elementos resentes que determinam o atraso do inversor. Para uma análise bem mais recisa utiliza-se de simulação comutacional. Esta questão é relevante ara que o rojetista consiga obter uma visão mais comortamental de qualquer circuito estudado e assim consiga entender de fato o circuito.

14 Figura A.3.5 a) Circuito equivalente; b) formas de onda de entrada e saída; c) trajetória do onto de oeração; d) circuito equivalente durante a descarga.

15 A figura A.3.5 c) mostra o inversor com o caacitor equivalente de saída C entre o nó de saída e o terra, agora chamamos Q 1 e Q 2 de Q P e Q N. Como já mencionado o inversor é acionado or um ulso ideal conforme mostrado na figura A3.5 b). Suondo transistores casados, os temos de descida e subida da forma de onda de saída são iguais. Usaremos o rocesso de liga ara análise. A figura A3.6 c) mostra a trajetória do onto de oeração obtido quando o ulso de entrada vai de V OL = 0 ara V OH = V DD no instante t=0. Imediatamente antes da transição do ulso de entrada (isto é, em t=0-), a tensão de saída é igual a V DD e o caacitor C esta carregado com esta tensão. Em t=0, v I assa subitamente ara V DD, fazendo Q P corte imediatamente (comarado com os outros temos). Nessa situação, o circuito equivalente assa a ser aquele mostrado na figura A.3.5 d) com valor inicial de v O = V DD. Portanto o onto de oeração em t= 0+ é o onto E, no qual ode ser visto que o transistor Q N estará na região de saturação e conduzindo um valor de corrente constante. A medida que C descarrega, a corrente em Q N ermanece constante até v O = V DD - V T ( onto F). Aontando este trecho em que o caacitor descarrega de tphl1, é deixado como exercício ara o aluno mostrar que : t PHL1 = t (A3.12) 1 2 ' n W L CV n ( V V ) 2 DD T Além do onto F, o transistor Q N oera na região triodo e ortanto, sua corrente é dada ela equação:

16 ' W 1 2 i = ( v V ) v v D n I Tn O O L 2 (A3.13) n Este trecho de descarga é descrito or: i dt = Cdv D O (A3.14) Substituindo i D da equação (A3.13) e rearranjando a equação diferencial, obtemos (É deixado como exercício) ara V T = 0,2 V DD t PHL ' n 1,6C ( W ) VDD L n (A3.15) Uma análise similar ode ser feita ara o rocesso de desliga, resultando em uma exressão ara tplh idêntica a equação (A.3.15), é claro, exceto o termo ' n ( W L) n que deve ser trocado or ' ( W L). O atraso de roagação será dado como a média dos temos de atraso na subida e descida do sinal. O imortante é observar e verificar que, ara obter menores temos de atrasos na roagação e, ortanto maior velocidade, deve-se rocurar alcançar os requisitos:

17 1. O caacitor C deve ser minimizado; 2. Um valor elevado ara o arâmetro de transcondutância do rocesso deve ser utilizado; 3. A razão W/L deve ser aumentada e; 4. A tensão de alimentação V DD deve ser elevada. Entretanto, há, certamente, comromissos d rojeto e os limites físicos envolvidos em todas as ossíveis escolhas aresentadas.