Microeletrônica. Aula 11. Prof. Fernando Massa Fernandes. Sala 5017 E.

Transcrição

1 Microeletrônica Aula 11 Prof. Fernando Massa Fernandes Sala 5017 E fernando.fernandes@uerj.br (Prof. Germano Maioli Penello)

2 Camadas de metal Front-end (FEOL) Back-end (BEOL) (capítulo 3 do livro) Revisão

3 Metal1 e via1 Metal1 Camada de metal logo abaixo do meltal2 Revisão Via1 - região onde o isolante deve ser removido para haver conexão entre o metal1 e o metal2. Num processo de mais metais: Via n conexão entre metal n e metal n+1

4 Fotos Metais em diferentes alturas Camada superior em foco num microscópio óptico camada inferior em foco

5 Regras de design para o metal Revisão Usando a regra CMOSedu! E se utilizássemos a regra DEEP?

6 Regra de design Revisão Dois quadrados Retângulo Ao desenhar máscaras, esses dois desenhos são equivalentes. Dica: desenhar uma célula de via e salvá-la facilita na hora de fazer o design. Note bem que o programa que estamos usando (Electric VLSI System Design) é baseado em componentes (método de conectividade)! Essas dicas são para programas em que cada uma das camadas (máscaras) têm que ser desenhadas separadamente (método de geometria).

7 Resistência de contato Revisão Usaremos neste curso uma resistência de contato de 10 /contato R = 10 R = 2.5

8 Resistência de contato Revisão Usaremos neste curso uma resistência de contato de 10 /contato R = 10 R = 2.5 Regra padrão: corrente máxima no contato de 100 A O maior número de vias diminui efeitos de eletromigração (Correntes menores passarão nas vias em paralelo).

9 Parasíticos associados ao metal Revisão Quais são os efeitos parasíticos que podemos associar à camada de metal? Idealmente, o metal é considerado sem resistência. Isto não é verdade no mundo real. Alguns efeitos que podem ser considerados são: Resistência de folha - Resistência de contato - Capacitância Qual o tempo de atraso de uma conexão metálica de 1 mm de comprimento e 200nm de largura?

10 Parasíticos associados ao metal Revisão 28 ps é um atraso significativo?

11 Atraso de propagação intrínseco Revisão Quanto tempo a luz leva para percorrer 1 mm em um dielétrico (silício)? Determinar a velocidade de propagação no meio e conferir o tempo de propagação por unidade de comprimento. Utilizando o SiO2 como dielétrico com constante dielétrica ~ ps/mm < 28 ps/mm. Mas notem que os valores são próximos

12 Camadas de metal Revisão As camadas de metal em um CI conectam os dispositivos (resistores, capacitores, MOSFETs,...) entre si. Analisaremos aqui apenas um processo CMOS genérico com apenas duas camadas metálicas que chamaremos de metal1 e metal2. Os metais comumente utilizados em CMOS são alumínio e cobre. Analisaremos neste estudo das camadas de metal a área de solda (bonding pad e padframe), capacitâncias associadas às camadas, crosstalk, resistência de folha e eletromigração.

13 Almofada de contato- Bonding pad Revisão Interface entre o substrato já processado e o mundo externo

14 Almofada de contato- Bonding pad Os pads variam de acordo com a regra de design do fabricante. O Revisão tamanho do bonding pad especificado pelo MOSIS é um quadrado de 100 m x 100 m. O tamanho final do pad é a única parte do leiaute que não é escalonado a medida que as dimensões do processo diminuem. Contatos para testes com probe station podem ser fabricados fora da área de contato com dimensões mínimas 6 m x 6 m. Note a existência de isolante sob e sobre o metal (isolantes entre camadas)

15 Capacitância metal-substrato Estimando a capacitância parasítica de um pad de 100x100 m2 entre Revisão uma camada de metal2 e o substrato: Capac. = área x Valor obtido na tabela + perímetro x Valor obtido na tabela

16 Passivação Revisão O metal2 está coberto com um isolante! Não é possível fazer contato elétrico com ele com uma microsoldadora. Esta camada de óxido é chamada de passivação. Ela protege o chip de contaminações.

17 Camada overglass Revisão Cortes na passivação são feitos para obter contato elétrico. Para especificar onde abrir o contato, usamos a camada overglass. Regra MOSIS 6 m entre o limite do metal e o da abertura overglass. Qual a escala usada no desenho acima? = 50 nm

18 Exemplos de leiaute de pad Processo de 50 nm com dois metais leiaute de pad O metal 1 está imediatamente abaixo do metal 2 caso queiramos conectar o pad com metal 1 ou 2. Temos que fazer as vias entre os metais. Coloca-se as vias nos cantos. O pad, em geral, deve conectar todas as camadas de metal.

19 Exemplos de leiaute de pad Processo de 50 nm com dois metais leiaute de pad O metal 1 está imediatamente abaixo do metal 2 caso queiramos conectar o pad com metal 1 ou 2. Temos que fazer as vias entre os metais. Coloca-se as vias nos cantos. Via

20 Exemplos de leiaute de pad Processo C5 bonding pad

21 Exemplos de leiaute de padframe Processo de 50 nm com dois metais leiaute de pad Desejado: Tamanho do chip de 1 mm com o bonding pad de 100 m (depende do processo) Quais são as dimensões finais? E o espaçamento entre os pads?

22 Exemplos de leiaute de padframe Processo C5 com 3 metais leiaute de pad Desejado: Tamanho do chip de 1,5 mm com o bonding pad de 100 m (Processo C5) Quais são as dimensões finais? E o espaçamento entre os pads?

23 Exemplos de leiaute de padframe Processo de 50 nm com dois metais leiaute de pad Desejado: Tamanho do chip de 1 mm com o bonding pad de 100 m (depende do processo) Regra de design: 30 m de espaçamento entre os pads 6 m de espaçamento entre o overglass e metal

24 Exemplos de leiaute de padframe Processo de 50 nm com dois metais leiaute de pad Desejado: Tamanho do chip de 1 mm com o bonding pad de 100 m (depende do processo) Mas não colocaremos pads nos cantos. Portanto, usaremos 6 pads 1040 m ou 20800

25 Capacitância parasítica entre metal2 e metal1 Revisão Capacitância parasítica entre quadrados de 10x10 com =50nm Veja a tabela do slide da aula anterior

26 Capacitância parasítica entre metal2 e metal1 Revisão No exemplo anterior, qual a variação de tensão no metal1 quando o metal2 varia de 0 a 1V? Capacitância entre o substrato e o metal1? Qual o circuito que reproduz o problema? Conservação de carga Q = CV

27 Capacitância parasítica entre metal2 e metal1 Revisão No exemplo anterior, qual a variação de tensão no metal1 quando o metal2 varia de 0 a 1V? Capacitância entre o substrato e o metal1 Qual o circuito que reproduz o problema? Substrato

28 Capacitância parasítica entre metal2 e metal1 Revisão No exemplo anterior, qual a variação de tensão no metal1 quando o metal2 varia de 0 a 1V? Capacitância entre o substrato e o metal1 Qual o circuito que reproduz o problema? Conservação de carga Q = CV

29 Capacitância parasítica entre metal2 e metal1 Revisão Substrato Este fenômeno serve para explicar o funcionamento do MOSFET de porta flutuante responsável pelas memórias não-volátil flash, EPROM e EEPROM. Stacked-gate transistor (EPROM ou EEPROM) SM Sze, Physics of semiconductor devices (Wiley)

30 Limite de corrente Um fator que limita a quantidade de corrente que pode passar pelo metal é devido à eletromigração. Sentido da corrente - + Eletromigração Aumento da resistência devido à corrente. (similar à erosão fluvial.)

31 Limite de corrente Corrente máxima que pode ser injetada no pad de contato de alumínio

32 Limite de corrente Corrente máxima que pode ser injetada no pad de contato de alumínio 100 ma

33 Limite de corrente Tipicamente no Alumínio, JAL ~ 1 2 ma/ m Em geral os metais mais externos são usados para a alimentação do circuito. Metal2 é normalmente duas vezes mais espesso que o metal1, por isso tem uma resistência de folha menor. Metal3 é mais espesso que o metal2 Metal4 é mais espesso que o metal3

34 Crosstalk Pode ser medido aplicando uma tensão degrau em um condutor e medindo a tensão acoplada no outro condutor Um sinal propagando em um condutor acopla com o outro condutor. Im corrente no condutor adjacente; VA tensão de sinal

35 Crosstalk Incluindo a capacitância do substrato com os metais: V é a tensão no condutor adjacente e C1,sub é a capacitância entre o condutor adjacente e o substrato Esse resultado é obtido analisando duas capacitâncias em série: VB VA isolante FOX Substrato Q1 = Cm(VA-VB) Q2 = C1,sub(VB-0) Onde VB = V Q2 = Q 1 V é a tensão de ruído acoplada no condutor adjacente.

36 Crosstalk As linhas metálicas também possuem uma indutância mútua, como se existisse um transformador entre os dois condutores. Indutância mútua: IA é a corrente injetada que varia no tempo (sinal de entrada), Vm é a tensão induzida (sinal de saída) e Lm é a indutância mútua. O crosstalk pode ser reduzido se aumentarmos a distância dos condutores!

37 Ground bounce - DC Se o circuito exige uma corrente DC de 50 A, a DDP no circuito não é mais o valor ideal de 1V! Este problema pode ser resolvido aumentando a espessura do condutor (reduzindo sua resistência). Note que VDD e o terra não têm valores fixos, eles dependem de como o circuito é desenhado.

38 Ground bounce - AC É muito comum em CMOS circuitos com baixíssima dissipação (baixo consumo de corrente), ex. Calculadora de alimentação solar. Nestes casos, o problema do slide anterior não é crítico. Mas e se, num curto período, a corrente vai a 50 A? Podemos adicionar um capacitor decoupling que mantém a DDP do circuito. Este capacitor deve ser inserido externamente ao circuito entre os pinos VDD e terra do CI.

39 Exemplo dq = I dt O valor do capacitor é razoavelmente alto para ser feito no processo de fabricação CMOS.

40 Exemplo

41 Exemplo

42 Exemplo 270 pf não é um valor de capacitância que pode ser feita facilmente. Se o circuito está rodando a 500MHz (período de 2ns), Corrente alta para a saída de um CI

43 Exemplos de leiaute Estruturas de teste do metal Estruturas de teste - Caracterizar resistência de folha, capacitância de placas, capacitância de borda, capacitâncias mútuas,

44 Exemplos de leiaute Estruturas de teste do metal Estruturas de teste - Caracterizar resistência de folha, capacitância de placas, capacitância de borda, capacitâncias mútuas, Maximizando o perímetro e minimizando área. Serve para medir resistência de folha (a) ou capacitância mútua (c). Por que não fazer uma trilha reta?

45 Exemplos de leiaute Estruturas de teste do metal Estruturas de teste - Caracterizar resistência de folha, capacitância de placas, capacitância de borda, capacitâncias mútuas, Maximizando o perímetro e minimizando área. Serve para medir resistência de folha (a) ou capacitância mútua (c). Por que não fazer uma trilha reta? Limitação de tamanho!

46 Exemplos de leiaute Estruturas de teste do metal Estruturas de teste - Caracterizar resistência de folha, capacitância de placas, capacitância de borda, capacitâncias mútuas, Maximizando área e minimizando perímetro. Ideal para medir capacitância de placa e evitar a capacitância de borda. Capacitância de borda é medida usando duas serpentinas, uma em cima da outra.

47 Exemplos de leiaute Estruturas de teste do metal Estruturas de teste - Caracterizar resistência de folha, capacitância de placas, capacitância de borda, capacitâncias mútuas, Qual é melhor para medir resistência?

48 Exemplos de leiaute Estruturas de teste do metal Estruturas de teste - Caracterizar resistência de folha, capacitância de placas, capacitância de borda, capacitâncias mútuas, Maior resistência (# de quadrados), mais fácil de medir. Menor spreading de corrente

49 Microscopia Eletrônica de varreduta

50 Conclusões A largura do metal é um ponto importante na hora de desenhar um circuito, evitando ao máximo o efeito de ground bounce. O número de vias interconectando camadas reduz a resistência de contato. A proximidade dos condutores também afeta o circuito de uma maneira indesejada. Devemos sempre ter em mente esses pontos. Não podemos ignorar os efeitos parasíticos se queremos projetar um circuito que funcione de acordo com as especificações.

51 Exercícios

52 Exercícios

53 Exercícios