Microeletrônica. Aula 6. Prof. Fernando Massa Fernandes. Sala 5017 E.

Transcrição

1 Microeletrônica Aula 6 Prof. Fernando Massa Fernandes Sala 5017 E fermassa@lee.uerj.br (Prof. Germano Maioli Penello)

2 Resistor (poço-n) Além de ser usado como o corpo do PMOS, o poço pode ser usado como um resistor. Se as tensões nos terminais do resistor forem maiores que a tensão do substrato, podemos evitar que o diodo parasítico seja polarizado diretamente.

3 Difusão Difusão de átomos doadores (tipo-n). Elemento da coluna V da tabela periódica P - Fósforo. Note que a difusão ocorre também embaixo do fotorresiste protetor

4 Difusão Note que a difusão ocorre também embaixo do fotorresiste protetor O tamanho final do poço-n não é exatamente igual ao da máscara fotolitográfica. As companhias que fabricam os chips podem aumentar ou diminuir as máscaras para compensar este efeito. Após a remoção do fotorresiste, ficamos apenas com o substrato e o poço-n

5 Diodo parasítico Um poço-n num substrato tipo-p forma um diodo Para evitar que este diodo seja polarizado diretamente (conduza corrente), o substrato é normalmente o ponto de menor tensão do circuito (aterrado). Idealmente, não existe corrente fluindo no substrato.

6 Substrato e poço Os circuitos CMOS são fabricados num substrato de Si. Dopante tipo-n (P - fósforo) Dopante tipo-p (B - Boro) substrato mais comum de ser usado em CI CMOS No substrato tipo-p, NMOS são fabricados diretamente, enquanto PMOS são fabricados em um poço-n. O substrato ou o poço são chamados de corpo do MOSFET. Normalmente, uma camada epitaxial de Si é crescida antes do processamento. Não faremos distinção entre essa camada e o próprio substrato. Um processamento que usa o substrato tipo-p com um poço-n é chamado processo poço-n ( n-well process ). Um processamento que usa o substrato tipo-n com um poço-p é chamado processo poço-p ( p-well process ).

7 Leiaute do poço-n O leiaute das máscaras fotolitográficas é feita consideranto a visão superior. Um dos pontos chaves do leiaute é o fator de escala. Ex.: Dimensões mínimas = 50nm Quadrado de 10x10 (adimensional) tem seus lado de 500nm desprezando a difusão lateral e outras imperfeições. Usar números inteiros para desenhar o leiaute simplifica o processamento. Vista superior Seção reta

8 Regras de design (poço-n) Existem regras que determinam o espaçamento e tamanhos mínimos requeridos para todas as camandas do processamento CMOS! O engenheiro de processo é quem especifica essas regras e também quem projeta as mascaras. As regras variam dependendo da tecnologia usada (processos com fator de escala 1 m tem diferentes regras de processos com fator de escala de 50nm)

9 10 Regras de design (poço-n) A medida que o leiaute fica mais e mais complicado, programas computacionas que verificam se as regras de design não são violadas são fundamentais. O tamanho mínimo pode ser devido à qualidade de criar padrões no fotorreste enquanto que o espaçamento mínimo pode ser devido ao transistor npn parasítico. Veremos as regras de design mais adiante no curso!

10 Resistência Além de servir como base para o transistor PMOS, o poço-n também é utilizado para criar resistores. Lembrando: ρ resistividade σ= 1 condutividade ρ A resistência de um material depende de propriedades intrínsecas do material e da sua geometria. Propriedade do mateiral: Resistividade Geometria: Comprimento e área de seção reta

11 Resistência Além de servir como base para o transistor PMOS, o poço-n também é utilizado para criar resistores. A espessura t de um processo CMOS é normalmente fixa, mas o comprimento L e a largura W são determinados pela máscara do leiaute. Podemos controlar L e W, e com isso fabricar um resistor com o valor desejado. E o fator de escala? O valor projetado não é alterado pelo fator de escala!

12 Resistência de folha Uma grandeza comum é a resistência de folha de um material. Ela é utilizada em sistemas de filmes finos e implica que o fluxo de corrente se dá ao longo do plano da folha, e não perpendicular a ela. Unidade de Rs : /sq ou / Esta unidade serve para evitar a confusão entre a resistência de folha e a resistência Ex. Um quadrado com Rs = 100 /sq tem resistência de 100. Um retângulo de lado 1 e comprimento 3 do mesmo material tem resistência de 300

13 Resistência de folha Processo de fabricação CMOS da empresa ON Semiconductors, com tecnologia C5 (de 0,3 microns).

14 Exemplo -1 Calcule a resistência de um poço-n que tem comprimento 100 e largura 10. Considere Rs = 2 k /sq. Agora, considere que devido ao processamento, esse valor pode variar entre 1.6 a 2.4 k /sq. Note como o valor do resitor não é muito preciso!

15 Resistor de poço-n Detalhe do Layout Esta é a seção reta de um resistor de poço-n após as divesas etapas de processamento.

16 Leiaute de quinas Vimos como fazer resistores com o poço-n, mas e se quisermos poupar espaço e fazer algo diferente de um retângulo? Qual a resistência desta configuração se Rs = 100 /sq?

17 Leiaute de quinas Vimos como fazer resistores com o poço-n, mas e se quisermos poupar espaço e fazer algo diferente de um retângulo? Qual a resistência desta configuração se Rs = 100 /sq? A resistência da quina é aproximadamente 0.6 Rs A resistência total entre os pontos A e B é de 260 Mas o valor de resistência de folha não é tão preciso! Dependendo do processo, a resistência pode variar significativamente!

18 Leiaute de quinas Para evitar os problemas mostrados no slide anterior, evita-se fazer resistências com quinas (cantos). Um método preferível é de conectar resistores retangulares com fios. Desta maneira, podemos ter uma maior confiabilidade no valor dos resistores projetados. Ex.: Ganho de um op-amp depende da razão de resistores. Se os valores das resistências projetadas não for igual ao da resitência medida no circuito, o projeto não será bem sucedido.

19 Exercício -2 Projete um resistor de 250 k usando um poço-n num padrão de serpentina. O comprimento máximo de cada segmento é de 100 e a resistência de folha é de 2 k /sq. Confira as regras de design do resistor! Se o fator de escala for de 50 nm, estime o tamanho do resistor fabricado. Comprim. máximo do poço-n = 100 Largura mínima do poço-n = 12 Distância mínima entre poço-n = 6 Existe junção pn parasítica? Se sim, onde? E transistor parasítico? Se sim, onde?

20 Exercício - 2 Projete um resistor de 250 k usando um poço-n num padrão de serpentina. O comprimento máximo de cada segmento é de 100 e a resistência de folha é de 2 k /sq. Confira as regras de design do resistor! Se o fator de escala for de 50 nm, estime o tamanho do resistor fabricado.

21 Resistência Além de servir como base para o transistor PMOS, o poço-n também é utilizado para criar resistores. Lembrando: ρ resistividade σ= σ= 1 =e ( μ n n+μ p p ) ρ 1 condutividade ρ p concentraçãodevacâncias ( buracos ) nabandadevalência n concentraçãodeelétronsnabandadecondução μ p mobilidadedasvacâncias ( buracos ) nosi μn mobilidadedoselétronsnosi

22 Resistência-Semicondutor Pontos importantes: Aumentar o número de buracos ou elétrons aumenta a condutividade do material σ= 1 =e ( μ n n+μ p p ) ρ Mobilidade (facilidade de se mover no cristal) do elétron é maior do que a do buraco PONTO IMPORTANTE! As mobilidades do buraco e do elétron são diferentes, isto afeta o tamanho dos MOSFETs. NMOS são menores que PMOS para que eles tenham a mesma capacidade de corrente, Ids. 2 μn ( Si )=1450 cm / ( V. s ) 2 μ p ( Si )=500 cm / ( V. s ) 5

23 Concentração de portadores Energia de Fermi Lembrando: σ= 1 =e ( μ n n+μ p p ) ρ E g ( Si ) = 1,12 ev ni =p i = ~ cm 3 (Temp. amb. ) Vários aplicativos em:

24 Tempo de vida do portador Quando a temperatura aumenta, o semicondutor absorve calor. Elétrons na banda de valência ganham energia para serem excitados pra banda de condução. Note a importância de Eg no semicondutor! Esta excitação de elétrons da banda de valência para a banda de condução é chamada de geração. Quando o elétron volta da banda de condução para a banda de valência, isto é chamado de recombinação. O tempo que o elétron passa na banda de condução antes de recombinar (voltar para a banda de valência) é aleatório. Ele é caracterizado pelo tempo de vida do portador tt. (valor rms do tempo que o elétron passa na banda de condução) 6

25 Concentração de portadores À temperatura ambiente (~300K) em um Si intrínseco, n elétrons livres p buracos Pode parecer um número grande, mas é baixo se comparado ao número de átoms de Si no cristal (NSi = 50 x 1021 cm-3) Só existe um par elétron/buraco a cada ~1012 átomos de Si 7

26 Dopagem A dopagem é feita para alterar as propriedades elétricas do semicondutor. Dopante tipo p? B (coluna III da tabela periódica) Dopante tipo n? P (coluna V da tabela periódica) A dopagem aumenta a condutividade porque agora há mais portadores disponíveis para realizar a condução. No semicondutor tipo-n esse excesso é de elétrons. No semicondutor tipo-p esse excessor é de buracos. É de se imaginar que, se o número de elétrons aumenta com a dopagem, o número de buracos no mesmo material diminua. Por que? Essa relação entre elétrons, buracos e número de portadores intrínsecos é governada pela Lei de ação das massas No semicondutor dopado (Nd >> ni) N d >>p ρ= 1 e. μn. N d 8

27 Exemplo Pouquíssimos buracos! Note que com ND = 1018, a aproximação de que começa a não ser muito boa. Quando ND ~ NSi, o material é chamado de degenerado. Materiais degenerados não seguem mais a lei de ação das massas. 9

28 Concentração de portadores Energia de Fermi Semicondutor dopado- (não-degenerado) Percebemos com estas equações que a dopagem controla o nível de Fermi! 17

29 Trabalho 1 Divisor de tensão 29

30 Trabalho 1 Divisor de tensão 1. No Electric construa a célula esquemática de um divisor de tensão formado por dois resistores de 5kOhms utilizando o processo C5. 2. Projetar o leiaute no Electric, do divisor de tensão, utilizando resistores de poço-n do processo C5. 3. Compare as duas células leiaute vs. esquemático utilizando as ferramentas (LVS ou NCC) do Electric. 4. No Electric, gere o arquivo de simulação para o LTSpice utilizando o comando Write Spice Deck do Electric. 30

31 Trabalho 1 Divisor de tensão 5. Simule com o LTSpice o divisor de tensão variando a tensão de 0 a 5V (.dc vin ) Apresente o resultado em gráficos da tensão da fonte (Vin) pela tensão entre os dois resistores (Vout) e pela corrente que atravessa os dois resistores (Iin). [(Vin x Vout) e (Vin x Iin)] 5. 2 Determine as dimensões X e Y (em microns) do divisor que será fabricado e a área total em mm2 que será ocupada pelo divisor após o chip ser fabricado. 31

32 Trabalho 1 Divisor de tensão 6. Enviar arquivo compactado do trabalho (.zip,.rar, etc...) para o fernando.fernandes@uerj.br, contendo: 6. 1 Arquivo do Electric (.jelib) 6. 2 Arquivo do LTSpice (.spi) 6. 3 Síntese em arquivo pdf, contendo os gráficos e as dimensões. A síntese deve conter título, indentificação e uma descrição sucinta (max. duas páginas) em linguagem adequada a um relatório técnico. Nome do arquivo: Primeiro nome e iniciais _ Trab1_2018(1)_Microeletrônica Ex: FernandoMF_Trab1_2018(1)_Microeletronica.zip 32

33 Trabalho 1 Divisor de tensão Prazo: Até 18/05 (Não será aceita entrega fora do prazo) Utilizar o tutorial da página cmosedu.com: 33

34 Electric VLSI Design System Software open-source para design de circuitos, leiautes e mais Computer aided design uso de computador para auxiliar a criação, modificação análise e optimização de um projeto Pode ser usado em conjunto com o LTSpice

35 36 Projeto de CI Ajustando Electric + LTSpice:

36 38 Projeto de CI Sistema Live: UbuntUERJ_beta Sistema operacional (Live) para rodar direto do DVD ou pendrive Electric e Ltspice pré-configurados