UNIVERSIDADE FEDERAL DE ITAJUBÁ

Transcrição

1 UIVESIDADE FEDEA DE ITAJUBÁ Instituto de Engenharia de Sistemas e Tecnologia da Informação ABOATÓIO DE EETÔIA DIGITA II ET041/ET611 Atividade de aboratório 7 Aluno: at.: Aluno: at.: Objetivos: Turma: Familiarizar o aluno com a descrição de máquinas de estados finitas (circuitos seqüenciais). Pré-laboratório (Para ser entregue ao início da aula prática) 1. Elabore a descrição de uma máquina de estados finitos para o diagrama de estados apresentado na seqüência. Atribua o nome aquina ao módulo descritivo desenvolvido. Espera Devolver1 S1 D Devolver2 D ibera1 S2 S3 Devolver3 D ibera2 ibera A máquina deve ser capaz de aceitar a inserção de moedas de uma UD e notas de duas UD até que a quantia acumulada, o saldo, alcance três UD. Os produtos a serem vendidos são refrigerantes, a duas UD cada, e lanches, a três UD cada. ada pedido de cancelamento deverá retornar apenas uma moeda, mesmo que a quantia inserida seja superior a uma UD. Se houver um saldo de duas UD, por exemplo, deverão ser geradas duas requisições de cancelamento para que ocorra a liberação do saldo por completo. 1

2 Quando um produto é requisitado havendo saldo suficiente, o mesmo deve ser liberado. Para o caso de haver um saldo superior ao valor do produto requisitado, o produto deve ser liberado em companhia ao respectivo troco. (50 pontos) ST K áquina 2 4 D S E Pino K ST D S E Função Sinal de sincronismo Sinal de reinício ota inserida oeda inserida Pedido de refrigerante Pedido de lanche iberar refrigerante iberar lanche Devolver moeda Valor atual na máquina Estado atual 2

3 Folha de espostas do Pré-laboratório 3

4 Atividade em aboratório aterial ecessário: Equipamentos: módulo de desenvolvimento DE0, DE1 ou DE2; Ambientes de desenvolvimento: Altera Quartus II versão 9 ou superior. Observações Importantes: uito cuidado ao manusear o módulo de desenvolvimento a fim de não danificar seus componentes; Ao operar o módulo de desenvolvimento, certifique-se de que o mesmo esteja devidamente conectado a sua fonte de alimentação e de que não haja qualquer elemento externo conectado a seus pinos de interface; Em caso de dúvida consulte sempre o professor. Procedimentos: 1. Programe, no módulo de desenvolvimento, a descrição obtida na atividade de prélaboratório. Então, a teste por meio da seqüência de ações apresentada na tabela de teste (folha de respostas) (50 pontos). Utilize a arquitetura apresentada a seguir para testar, no módulo de desenvolvimento, a descrição elaborada. * D D D D D EDS EDD EDP EDE * áquina S BD7seg D BD7seg BD7seg BD7seg ST K E módulo teste apa de pinos a ser utilizado: * Periféricos do módulo de ensino Pino Periférico Pino Periférico Pino Periférico Pino Periférico K KEY0 SW6 D ED7 EDS HEX3 ST SW9 SW5 D ED6 ED D HEX2 4

5 SW8 SW4 D ED5 EDP HEX1 SW7 D ED8 D ED4 EDE HEX0 Folha de espostas do aboratório (Para ser entregue ao final da aula prática) ET041/ET611 - ATIVIDADE DE ABOATÓIO 7 Aluno: at.: Aluno: at.: Passo Entradas Ação 1 Iniciar a máquina 2 Incluir uma moeda / gerar clock 3 Incluir uma moeda / gerar clock 4 equisitar um lanche / gerar clock 5 equisitar devolução / gerar clock 6 Gerar clock 7 Incluir uma nota / gerar clock 8 equisitar um lanche / gerar clock 9 Gerar clock 10 Incluir uma nota / gerar clock 11 Incluir uma moeda / gerar clock 12 equisitar um refrigerante / gerar clock 13 Gerar clock 14 Gerar clock 15 Incluir uma nota / gerar clock 16 equisitar devolução / gerar clock 17 Gerar um clock 18 Incluir uma nota / gerar clock 19 equisitar devolução / gerar clock 20 Gerar um clock 21 equisitar devolução / gerar clock 22 Gerar um clock 23 equisitar devolução / gerar clock 24 Gerar um clock 25 equisitar um refrigerante / gerar clock 26 equisitar um lanche / gerar clock EDS (saldo) EDD (devolução) esultado EDP (produto) EDE (estado) 5

6 Descrições auxiliares: Decodificador BD7seg module BD7seg( E, A, S ); input [3:0] E; // Sequência "ABD" input A; output [6:0] S; // Sequência "abcdefg" reg [6:0] S; // egistros * ) begin case ( E ) // Sequência "abcdefg" 4'h0: S = 7'b ; 4'h1: S = 7'b ; 4'h2: S = 7'b ; 4'h3: S = 7'b ; 4'h4: S = 7'b ; 4'h5: S = 7'b ; 4'h6: S = 7'b ; 4'h7: S = 7'b ; 4'h8: S = 7'b ; 4'h9: S = 7'b ; 4'hA: S = 7'b ; 4'hB: S = 7'b ; 4'h: S = 7'b ; 4'hD: S = 7'b ; 4'hE: S = 7'b ; 4'hF: S = 7'b ; default: S = 7'b ; endcase ódulo de teste module teste( K, ST,,,,,, D, D, D, D, D, EDS, EDD, EDP, EDE ); input K, ST,,,,, ; // Entradas output D, D, D, D, D; // Saídas output [6:0] EDS, EDD, EDP, EDE; // Saídas wire,, D; // Sinais internos wire [1:0] S; // Sinais internos wire [3:0] E; // Saídas // EDs de sinalização assign D = ; assign D = ; assign D = ; assign D = ; assign D = ; // Displays de 7 segmentos BD7seg disp1( {2'b00, S}, 1'b1, EDS ); BD7seg disp2( E, 1'b1, EDE ); aquina maq( K, ST,,,,,,,, D, S, E ); assign EDD = D? 7'b : 7'b ; assign EDP = {, } == 2'b01? 7'b : {, } == 2'b10? 7'b : 7'b ; endmodule if ( A == 1'b1 ) S = ~S; end endmodule 6