LAB04 Circuitos digitais combinacionais: descodificadores, multiplexers, demultiplexers, e codificadores i

Transcrição

1 DEP. DE ENG.ª ELECTROTÉCNICA E DE COMPUTADORES FACULDADE DE CIÊNCIAS E TECNOLOGIA UNIVERSIDADE DE COIMBRA LAB04 Circuitos digitais combinacionais: descodificadores, multiplexers, demultiplexers, e codificadores i 1. Introdução Descodificador para acender LEDs Descodificador para acender LEDs com multiplexagem Descodificador para acender LEDs com codificador à saída Preparação do trabalho Lista de verificação Referências bibliográficas Pinos principais da placa DE Introdução No trabalho anterior, foram propostas algumas actividades com o objectivo de praticar o projecto de circuitos digitais combinacionais a partir da tabela de verdade, passando pela obtenção de funções Booleanas nas formas canónicas, respectiva simplificação e sintetização de circuitos com portas lógicas básicas [1]. Foi introduzido ainda um tipo de blocos combinacionais standard: o multiplexer. Foi também projectado um descodificador de hexadecimal para 7 segmentos. Neste trabalho, irão ser aprofundados estes conceitos com exemplos de maior complexidade. Serão ainda introduzidos mais três tipos de blocos combinacionais standard: os descodificadores (decoders), os demultiplexers e os codificadores (encoders) [2]. MiEEC, 1.º ano, 1.º semestre DEEC-FCTUC

2 2. Descodificador para acender LEDs 2.1 Descodificadores Um descodificador (decoder) é um circuito combinacional standard que permite indexar uma entrada a partir de um código de entrada [2]. Se n for o número de entradas do descodificador, o número de saídas é 2 n e o descodificador designa-se por descodificador n para 2 n ou, mais abreviadamente, descodificador n:2 n Por exemplo um descodificador 2:4 tem duas entradas e 4 saídas. A Tabela 1 apresenta a tabela de verdade de um descodificador 4:16 (ver Fig. 1). Como se pode verificar, o circuito activa (coloca a 1) a saída cujo índice coincide com o valor binário presente na entrada. Por exemplo, é activada a saída D9 se a entrada tiver o valor I3 I2 I1 I0 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D Tabela 1. Tabela de verdade de um descodificador 4:16. MiEEC, 1.º ano, 1.º semestre Pág. 2/10 DEEC-FCTUC

3 Fig. 1. Descodificador 4: Actividades a) Com base na Tabela 1, escreva as funções Booleanas das 16 saídas do descodificador 4:16. b) Crie no Quartus II um novo projecto controla_leds_1 e implemente o descodificador 4:16 com portas lógicas. Crie um novo componente descod_4_16. Sugestão: Para gastar menos tempo com o desenho de ligações (wires), efectue as ligações fazendo correspondência por nome. Para isso, deverá editar as propriedades dos wires que pretende ligar e atribuir-lhes o mesmo nome 1. c) Crie um esquemático teste_descod_4_16 para testar o descodificador 4:16. Gere vectores de teste e simule o descodificador 4:16 para todas as combinações possíveis das entradas. Se detectar algum erro, volte atrás para corrigir o projecto. d) Adicione ao projecto um novo esquemático com o nome controla_leds_1. Defina este esquemático como entidade de alto nível do projecto. Instancie um bloco descod_4_16 e adicione pinos de entrada e saída de acordo com a nomenclatura dos pinos da DE2 [3], apresentada na última página deste guia de laboratório (use 4 interruptores para as entradas e 16 LEDs para as saídas). Instancie também um descodificador hexadecimal para 7 segmentos (reutilize o bloco projectado no LAB3 [1] para o efeito) para mostrar num display de 7 segmentos o código binário colocado à entrada do descodificador 4:16. Sugestão: Antes de adicionar manualmente pinos, experimente, por exemplo, clicar com o botão direito do rato sobre o bloco descod_4_16 e seleccione a opção Generate Pins for Symbol Ports. e) Atribua os pinos necessários, programe a FPGA e verifique o correcto funcionamento do circuito na placa DE2 [3] para todas as combinações das entradas. Sugestão: Seleccione a opção Assignments>Import Assignments e localize o ficheiro DE2_pin_assignments.csv fornecido no InforEstudante juntamente com o enunciado do trabalho. Depois de atribuir os pinos, não se esqueça de voltar a compilar o projecto antes de programar a FPGA. 1 Seleccionar o wire com o botão esquerdo do rato, clicar no botão direito e seleccionar a opção Properties. MiEEC, 1.º ano, 1.º semestre Pág. 3/10 DEEC-FCTUC

4 3. Descodificador para acender LEDs com multiplexagem 3.1 Multiplexagem das entradas Pretende-se nesta fase do trabalho estender o projecto implementado em 2 com multiplexers à entrada, para ser possível controlar os LEDs a partir de dois conjuntos de quatro interruptores. a) Implemente um mux 2:1 (ver LAB3 [1]) e crie no Quartus II um novo componente chamado mux_2_1. b) Crie um esquemático teste_mux_2_1 para testar o mux 2:1. Crie vectores de teste e simule o mux 2:1. Se detectar alguma inconformidade, volte a a) para corrigir os erros. c) Crie um novo esquemático controla_leds_2. Desenhe o esquemático de um circuito combinacional que permite acender um LED do conjunto LEDR[15..0] consoante o valor de uma entrada binária de 4 bits 2 previamente seleccionada. Este valor pode ser fornecido pelo conjunto de interruptores SW[3..0] ou pelo conjunto de interruptores SW[7..4], consoante o valor da entrada KEY[0] 3. Use um descodificador hexadecimal para 7 segmentos (reutilize o bloco projectado no LAB3 [1] para o efeito) para representar o código binário seleccionado para controlar os LEDs no display de 7 segmentos controlado pelos sinais HEX0[6..0]. Sugestão: Faça copy&paste para usar o esquemático controla_leds_1 como ponto de partida. d) Atribua os pinos necessários, programe a FPGA e verifique o correcto funcionamento do circuito na placa DE2 para todas as combinações das entradas. 3.2 Multiplexagem das saídas Em seguida, o conceito de multiplexagem será utilizado à saída do circuito que controla os LEDs para seleccionar um de dois conjuntos de LEDs. Para o efeito, será utilizado um novo tipo de circuito combinacional standard: o demultiplexer. 2 Por exemplo, se o valor da entrada for 0101, deverá acender o LED com o índice 5, ou seja LEDR[5]. 3 Se KEY[0] tiver o valor 0, é seleccionado o conjunto SW[3..0], senão é seleccionado o conjunto SW[7..4]. MiEEC, 1.º ano, 1.º semestre Pág. 4/10 DEEC-FCTUC

5 3.2.1 Demultiplexer O demultiplexer [2], muitas vezes abreviado como demux, tem um comportamento dual do multiplexer: possui um selector de n bits, uma entrada e 2 n saídas (de dados); consoante o valor do selector, o circuito «liga» a entrada à saída com o índice igual ao valor do selector. A Fig. 2 apresenta o símbolo, o princípio de funcionamento e o circuito com portas lógicas de um demux 1:2. Fig. 2. Demultiplexer 1:2 (a) símbolo e (b) princípio de funcionamento Actividades a) Projecte o circuito de um demux 1:2 (ver Fig. 2) usando portas lógicas. Crie no Quartus II o esquemático com o nome demux_1_2 correspondente à implementação de um demux 1:2. Crie um novo componente demux_1_2. b) Simule o bloco demux_1_2. Se detectar algum erro no seu comportamento volte atrás para fazer as correcções necessárias. c) Crie um novo esquemático controla_leds_3. Usando como ponto de partida (copy&paste) o esquemático controla_leds_2 que desenhou em 3.1c), estenda o controlador de LEDs, usando várias instâncias do bloco demux_1_2, de forma que: (1) continue a utilizar os LEDs vermelhos LEDR[15..0], mas que também seja possível utilizar os LEDs verdes LEDG[7..0]; (2) actuando no botão de pressão KEY[1] seja possível controlar o conjunto de LEDs LEDR[7..0] ou o conjunto LEDG[7..0] 4 ; os restantes LEDs (LEDR[15..8]) continuem a ser controlados como dantes. Tal como em 3.1c), continue a incluir um descodificador hexadecimal para 7 segmentos para representar o código binário seleccionado para controlar os LEDs no display de 7 segmentos ligado aos sinais HEX0[6..0]. 4 Se KEY[1] tiver o valor 0, é controlado o conjunto LEDR[7..0], senão é controlado o conjunto LEDG[7..0] MiEEC, 1.º ano, 1.º semestre Pág. 5/10 DEEC-FCTUC

6 d) Atribua os pinos necessários, programe a FPGA e verifique o correcto funcionamento do circuito na placa DE2 para todas as combinações das entradas. 4. Descodificador para acender LEDs com codificador à saída Nesta última fase do trabalho, será utilizado um codificador em cascata com o descodificador implementado no início do trabalho, de forma a recuperar-se, à saída da cascata, o código binário original ligado à entrada do descodificador. 4.1 Codificadores Um codificador (encoder) [2] é um circuito combinacional standard que realiza a operação inversa de um descodificador (decoder). Se n for o número de saídas do codificador, o número de entradas é 2 n e o codificador designa-se por codificador 2 n para n ou, mais abreviadamente, codificador 2 n :n. Fig. 3. Codificador 16:4. Por exemplo, um codificador 16:4 tem 16 entradas e 4 saídas (ver Fig. 3). Neste exemplo, se a entrada I14 tiver o valor 1, o circuito coloca na saída D 3:0 o código 1110 (código binário do índice da entrada). Se houver mais do que uma entrada com o valor 1, o circuito coloca na saída o índice mais elevado dentre as entradas que estão a 1, ou seja, o circuito dá prioridade às entradas de maior índice. Por esta razão, o circuito é por vezes designado por codificador de prioridades. MiEEC, 1.º ano, 1.º semestre Pág. 6/10 DEEC-FCTUC

7 4.2 Actividades a) No projecto que usou para o conjunto de actividades 3.2.2, adicione o codificador 16:4 fornecido no InforEstudante juntamente com o enunciado deste trabalho (ver Fig. 4): adicione todos os ficheiros fornecidos usando o comando Project>Add/Remove Files in Project. Fig. 4. Bloco fornecido no InforEstudante para implementar um codificador 16:4. b) Abra o esquemático controla_leds_3 e grave-o com o novo nome controla_leds_4. Defina este esquemático como a nova entidade de alto nível do projecto. Adicione ao esquemático um bloco como o da Fig. 4, de forma obter na sua saída o código binário correspondente aos 16 bits usados para controlar os LEDs, antes da multiplexagem à saída do circuito; estes 16 bits devem ser ligados à entrada do codificador. Esse código binário, depois de descodificado para 7 segmentos, deverá ser apresentado num segundo display de 7 segmentos, controlado através dos sinais HEX1[6..0]. Repare que as entradas e saídas do bloco encoder_16_4 (bloco da Fig. 4) estão organizadas em barramentos (buses). Esta é uma forma expedita de agrupar no Quartus II um conjunto de linhas com um significado lógico afim, de forma a poderem ser representadas de forma compacta nos esquemáticos. Sugestão: As ligações dos wires que já possuía no esquemático aos bits de entrada do codificador terão de ser feitas por correspondência. Para isso: (1) desenhe um barramento de entrada (localizar na barra de ferramentas Orthogonal Bus Tool) a ligar à entrada I[15:0] do codificador e edite as propriedades do barramento para lhe atribuir um nome (e.g. igual ao do pino de entrada, ou outro qualquer à sua escolha) com um intervalo de índices adequado à entrada de 16 bits ([15..0]); (2) para ligar um determinado wire a um dos sinais do barramento que criou, deverá editar as propriedades do wire e atribuir-lhe um nome igual ao do barramento, com o índice do sinal do barramento ao qual deseja fazer a ligação (e.g. I[15] para ligar o wire à entrada de índice mais elevado do barramento I). MiEEC, 1.º ano, 1.º semestre Pág. 7/10 DEEC-FCTUC

8 c) Atribua os pinos necessários, programe a FPGA e verifique o correcto funcionamento do circuito controla_leds_4 na placa DE2 para todas as combinações das entradas. 5. Preparação do trabalho Com o objectivo de preparar convenientemente este trabalho que irá realizar na aula de laboratório, deverá: 1. Ler atentamente este documento até ao fim. 2. Consultar as referências indicadas na secção 7, pág. 9 e outras referências bibliográficas que sejam relevantes para o trabalho. 3. Executar as actividades 2.2a) e 3.2.2a), e pedir ao docente da aula de laboratório, no início da aula, para esclarecer eventuais dúvidas. Facultativamente, se tiver o SW de CAD Quartus II instalado no seu PC (o Quartus II é distribuído gratuitamente através do sítio Web da Altera 5 ), poderá desenhar previamente parte dos esquemáticos solicitados ao longo do trabalho e trazê-los para a aula. A preparação mais ou menos cuidada do trabalho será tida em conta na avaliação que o docente realizará durante a aula. 5 MiEEC, 1.º ano, 1.º semestre Pág. 8/10 DEEC-FCTUC

9 6. Lista de verificação Actividade a) Funções Booleanas do descodificador 4: b), c) Criação do componente descod_4_16 e edição e simulação do circuito teste_ descod_4_ d), e) Edição e teste na FPGA do circuito controla_leds_ a), b) Criação do componente mux_2_1 e edição e simulação do circuito teste_mux_2_ c),d) Edição do esquemático do circuito controla_leds_2., e teste na FPGA a), b) Criação e teste em simulação do componente demux_1_ c) Edição do esquemático do circuito controla_leds_ d) Teste na FPGA do circuito controla_leds_ a), b) Edição do esquemático do circuito controla_leds_ c) Teste na FPGA do circuito controla_leds_4. Importante: Antes de dar por terminado este trabalho laboratorial, preencha a tabela anterior e chame o docente para este verificar e registar a execução das várias actividades propostas neste enunciado. 7. Referências bibliográficas [1] LAB03 Circuitos digitais combinacionais: alarme do museu, multiplexers, e descodificador de 4 bits para visor de 7 segmentos. Texto de apoio ao trabalho de laboratório n.º 3 das aulas práticas laboratoriais da disciplina de Laboratório de Sistemas Digitais, Jorge Lobo e Rui P. Rocha, DEEC, FCTUC, Set [2] Digital Design. Frank Vahid, John Wiley & Sons, [3] DE2 Development and Education Board. Altera, 72 páginas, i Conteúdo pedagógico preparado em Setembro de 2011 pelos docentes Jorge Lobo e Rui P. Rocha do DEEC-FCTUC, que asseguram a leccionação da unidade curricular (MiEEC, 1.º ano, 1.º semestre). MiEEC, 1.º ano, 1.º semestre Pág. 9/10 DEEC-FCTUC

10 8. Pinos principais da placa DE2 ( Dispositivo: Cyclone II, EP2C35F672C6 Ficheiro: DE2_pin_assignments.csv ) # Altera s DE2 board # To,Location # push-buttons KEY[0],PIN_G26 KEY[1],PIN_N23 KEY[2],PIN_P23 KEY[3],PIN_W26 # Switches SW[0],PIN_N25 SW[1],PIN_N26 SW[2],PIN_P25 SW[3],PIN_AE14 SW[4],PIN_AF14 SW[5],PIN_AD13 SW[6],PIN_AC13 SW[7],PIN_C13 SW[8],PIN_B13 SW[9],PIN_A13 SW[10],PIN_N1 SW[11],PIN_P1 SW[12],PIN_P2 SW[13],PIN_T7 SW[14],PIN_U3 SW[15],PIN_U4 SW[16],PIN_V1 SW[17],PIN_V2 # Red LEDs LEDR[0],PIN_AE23 LEDR[1],PIN_AF23 LEDR[2],PIN_AB21 LEDR[3],PIN_AC22 LEDR[4],PIN_AD22 LEDR[5],PIN_AD23 LEDR[6],PIN_AD21 LEDR[7],PIN_AC21 LEDR[8],PIN_AA14 LEDR[9],PIN_Y13 LEDR[10],PIN_AA13 LEDR[11],PIN_AC14 LEDR[12],PIN_AD15 LEDR[13],PIN_AE15 LEDR[14],PIN_AF13 LEDR[15],PIN_AE13 LEDR[16],PIN_AE12 LEDR[17],PIN_AD12 # Green LEDs LEDG[0],PIN_AE22 LEDG[1],PIN_AF22 LEDG[2],PIN_W19 LEDG[3],PIN_V18 LEDG[4],PIN_U18 LEDG[5],PIN_U17 LEDG[6],PIN_AA20 LEDG[7],PIN_Y18 LEDG[8],PIN_Y12 # # 7 segments # hex0 HEX0[0],PIN_AF10 HEX0[1],PIN_AB12 HEX0[2],PIN_AC12 HEX0[3],PIN_AD11 HEX0[4],PIN_AE11 HEX0[5],PIN_V14 HEX0[6],PIN_V13 # hex1 HEX1[0],PIN_V20 HEX1[1],PIN_V21 HEX1[2],PIN_W21 HEX1[3],PIN_Y22 HEX1[4],PIN_AA24 HEX1[5],PIN_AA23 HEX1[6],PIN_AB24 # hex2 HEX2[0],PIN_AB23 HEX2[1],PIN_V22 HEX2[2],PIN_AC25 HEX2[3],PIN_AC26 HEX2[4],PIN_AB26 HEX2[5],PIN_AB25 HEX2[6],PIN_Y24 # hex3 HEX3[0],PIN_Y23 HEX3[1],PIN_AA25 HEX3[2],PIN_AA26 HEX3[3],PIN_Y26 HEX3[4],PIN_Y25 HEX3[5],PIN_U22 HEX3[6],PIN_W24 # hex4 HEX4[0],PIN_U9 HEX4[1],PIN_U1 HEX4[2],PIN_U2 HEX4[3],PIN_T4 HEX4[4],PIN_R7 HEX4[5],PIN_R6 HEX4[6],PIN_T3 # hex5 HEX5[0],PIN_T2 HEX5[1],PIN_P6 HEX5[2],PIN_P7 HEX5[3],PIN_T9 HEX5[4],PIN_R5 HEX5[5],PIN_R4 HEX5[6],PIN_R3 # hex6 HEX6[0],PIN_R2 HEX6[1],PIN_P4 HEX6[2],PIN_P3 HEX6[3],PIN_M2 HEX6[4],PIN_M3 HEX6[5],PIN_M5 HEX6[6],PIN_M4 # hex7 HEX7[0],PIN_L3 HEX7[1],PIN_L2 HEX7[2],PIN_L9 HEX7[3],PIN_L6 HEX7[4],PIN_L7 HEX7[5],PIN_P9 HEX7[6],PIN_N9 # 50MHz clock CLOCK_50,PIN_N2 # PS2 PS2_CLK,PIN_D26 PS2_DAT,PIN_C24 # VGA VGA_R[9],PIN_E10 VGA_G[9],PIN_D12 VGA_B[9],PIN_B12 VGA_HS,PIN_A7 VGA_VS,PIN_D8 VGA_CLK,PIN_B8 VGA_BLANK,PIN_D6 MiEEC, 1.º ano, 1.º semestre Pág. 10/10 DEEC-FCTUC