ARQUITECTURA DE COMPUTADORES

Transcrição

1 ARQUITECTURA DE COMPUTADORES 2º Trabalho de Laboratório Unidade de Controlo Hardwired Objectivo: Pretende-se que os alunos compreendam a metodologia usada na síntese, implementação e programação de um computador elementar de Ciclo Único, constituído por uma Unidade de Controlo Hardwired e por uma Unidade de Processamento. Descrição: O trabalho terá uma duração de 2 semanas. O trabalho deverá ser preparado (projecto, edição dos esquemas e testes) fora do horário de laboratório, destinando o laboratório à resolução de eventuais problemas e demonstração do trabalho realizado. 1. O Processador Pretende-se que seja projectada uma unidade de controlo para a unidade de processamento disponibilizada no laboratório 1 - Unidade de Processamento de dados. A unidade de processamento de dados deve ser utilizada tal como fornecida pelo corpo docente e sem quaisquer alterações. Ilustração 1 - A Unidade de Processamento de Dados do processador a implementar.

2 O diagrama de blocos do processador completo encontra-se na Ilustração 2. Os registos a azul, com excepção do PC devem ser ignorados (mas incluindo o PC -1 e PC -2 ), por corresponderem á implementação em pipe-line do processador. Ilustração 2 Diagrama de blocos do processador a implementar

3 As funções da unidade funcional são definidas pelo sinal FS, de acordo com a tabela em baixo. Tabela 1 Funções do sinal FS FS 0000 A 0001 A A+B 0011 A+B A+/B 0101 A-B 0110 A A 1000 and 1001 or 1010 xor 1011 /A 1100 B 1101 SR 1110 SL 1111 xxx O sinal BS controla os saltos, tal como indicado na Tabela 2. O sinal PS inverte o efeito to sinal PS. Tabela 2 - Sinal BS BS PS 00 - Não Salta 01 0 Salto em Zero 01 1 Salto em não Zero 10 - Salta para valor em registo 11 - Salto incondicional Os saltos são para um offset relativo ao valor do PC, o valor do sinal Br, com excepção do caso em que BS tem o valor 10 em o salta é para o conteúdo do registo colocado no barramento A. O MUX MA permite colocar o valor do PC como entrada para a unidade funcional. O sinal CS indica como deve ser estendida a constante proveniente da unidade de controlo, CS activo faz extensão de sinal, CS inactivo estende com zeros.

4 2. O conjunto de instruções O processador utiliza o seguinte conjunto de instruções: Instrução Função Comentário NOP No Operation MOVA RD RA ADD RD RA + RB SUB RD RA RB AND RD RA & RB AND bit a bit OR RD RA RB OR bit a bit XOR RD RA xor RB XOR bit a bit NOT RD not RA NOT bit a bit ADI RD RA + IM SBI RD RA IM ANI RD RA & IM AND bit a bit ORI RD RA IM OR bit a bit XRI RD RA xor IM XOR bit a bit AIU RD RA + unsigned(im) SIU RD RA - unsigned(im) MOVB RD RB LSR RD Right Logical Shift RA by IM LSL RD Left Logical Shift RA by IM LD RD M[RA] STR M[RA] RB JMR PC RA SLT if RA < RB then DR 1 else DR 0 BZ If RA==0 then PC=PC+Offset+1 else PC=PC+1 BNZ If RA!=0 then PC=PC+Offset+1 else PC=PC+1 JMP PC PC + Offset+1 JML PC PC + Offset+1; DR PC+1 As instruções devem ser codificadas de acordo com a seguinte tabela: Instrucção OPCODE RW MD BS PS MW FS MB MA CS NOP XX 00 X 0 XXXX X X X ADD X X SUB X X AND X X OR X X XOR X X NOT X X 0 X MOVB X X X LSR X X 0 X LSL X X 0 X LD X 0 XXXX X 0 X STR XX 00 X 1 XXXX 0 0 X ADI X SBI X

5 ANI X ORI X XRI X JML X MOVA X X 0 X AIU X SIU X BNZ XX BZ XX SLT X X JMP XX 11 X 0 XXXX 1 X 1 JMR XX 10 X 0 XXXX X 0 X Existem os seguintes tipos de instrução: Três Registos OPCODE DR RA RB Dois Registos OPCODE DR RA IM Salto OPCODE DR RA Offset 3. O Descodificador Esta secção deve ser realizada na primeira semana. Projecte o descodificar de instruções do processador descrito. Note que alguns dos sinais podem ser retirados facilmente da instrução: OP(6:0) = INSTRUCCAO(31:25) Temos que FS = OP(3:0) com excepção do caso OP(6:3)= 1001 em que FS= Ou seja temos, FS = OP(3:0) /(OP(6) /OP(5) /OP(4) OP(3)) Todos os restantes sinais, podem ser obtidos dos apenas dos quatro bits mais significativos do opcode ou seja de OP(6:3) com excepção para o caso da instrução SLT e STR. Para gerar lógica compatível com estas instruções podem gerar os sinais SLT e STR e utiliza-los no descodificador, nomeadamente,

6 STR = ( OP(6:3) = 0100 OP(2:0) = 000 ) e SLT = ( OP(6:3) = 1100 OP(2) = 1 ) Assim devem utilizar mapas de karnaugh para determinar a lógica que gera cada um dos sinais 3a) Projecte a lógica associada ao descodificador de instruções. 3b) Implementar a lógica em Xilinx num símbolo a que deve chamar descodificador. O símbolo deve ter os seguintes sinais: Sinal Direcção OPCODE(6:0) Input RW MD(1:0) BS(1:0) PS MW FS(3:0) MB MA CS Gere um ficheiro de teste que teste o descodificador. Este deve percorrer os valores do OPCODE em saltos de 4, percorrendo os 32 valores possíveis para OP(6:3). Verifique se os valores de saída estão de acordo com a tabela fornecida. Mostre ao docente os resultados. 4. Controlo de salto Esta secção deve ser realizada na primeira semana. Implemente o controlo de controlo de salto. Este é formado pelo MUX C e lógica associada, o somador de unidade e o somador que gera BrA. 4a) Implemente a lógica de controlo de salto. Deve implementar um símbolo com as seguintes entradas e saídas: Sinal PC(31:0) Direcção

7 OFFSET(31:0) Input RAA Input BS(1:0) Input Z Input PS Input Para o PC deve utilizar o ficheiro RES32AR.vhd fornecido que inicializa o registo automaticamente a zero, o qual deve utilizar para criar um símbolo. Coloque o valor de OFFSET a 2394 e RAA a Percorra todos os 16 valores BS(1:0), Z e PS por ordem binária. Considere BS(1:0) como os bits mais significativos seguido de Z e PS. Verifique o resultado e mostre ao docente. 5. Computador de ciclo único Esta secção deve ser realizada na segunda semana. Crie um símbolo para a unidade de controlo ligando os diferentes módulos disponíveis Memórias, Controlo de Salto...). Para a memória de instruções deve utilizar o ficheiro inst_mem fornecido. Deixe uma saída com o PC para facilitar o teste da unidade de processamento. Crie um novo esquemático correspondente ao computador de ciclo único em que liga a unidade de controlo á unidade de processamento. 6. Programa de demonstração Esta secção deve ser realizada na segunda semana. A fim de demonstrar o funcionamento do computador, crie um programa que multiplique por dois todos os elementos de uma tabela na memória. Considere que na primeira posição da memória se encontra a dimensão da tabela. Para verificar se o programa está a funcionar correctamente observe os valores no barramento de dados, D(31:0) e o valor de PC, de verificando que nas instruções correspondentes estão a ser lidos e escritos os valores correctos na memoria. Mostre os resultados ao docente. 7. Relatório O relatório deve conter a resposta a todas as questões apresentadas no guia e todos os esquemáticos desenvolvidos. Não deve conter mais que 10 páginas e dispensa-se introduções teóricas. Este deverá ser enviado para o endereço de correio electrónico Paulo.lopes@ist.utl.pt até as 24 horas do dia seguinte ao laboratório. O ficheiro enviado pode ir em pdf, Word ou RTF. Para gerar o pdf podem utilizar software em

8 8. Avaliação A avaliação do trabalho será o resultado da avaliação na aula e do relatório de acordo com os seguintes pontos. Ponto Cotação 3a) 3 3b) 3 4) 3 5) 2 6) 3 Estrutura do relatório 2 Iniciativa e Originalidade 2 Discussão na aula 2 9. Notas sobre a utilização das memórias As memórias de dados e instruções serão fornecidas como ficheiros inst_mem.vhdl e data_mem.vhdl. Estes ficheiros deverão ser importados para o Xilinx usado a opção Project-> Add Copy of Source, sendo necessário criar um símbolo para cada um dos ficheiros. A partir deste momento existirá um símbolo para cada memória que poderá ser usado no esquema a desenvolver. Para editar os conteúdos das memórias basta, dentro do Xilinx, fazer duplo clique. Aparecerá um editor de texto onde os alunos poderão fazer as alterações relevantes. Os alunos apenas deverão alterar o seguinte: ou constant InitValue: ram_type := ( -- Editar esta constante!!! 0 => "0010", -- 1 => "1101", -- 2 => "1111", -- 3 => "0000", -- others => "0000" ); constant Content: rom_type := ( 0 => " ", -- movi r0, => " ", -- movi r1, => " ", -- swap r1, m[r0] 3 => " ", -- movi r0, => " ", -- store m[r0], r1 5 => " ", -- jump +0 6 => " ", -- 7 => " ", -- 8 => " ", -- 9 => " ", -- others => " " ); tendo sempre em atenção em não alterar o formato do ficheiro.

9 Cada linha atrás indicada corresponde a uma posição de memória. Antes do sinal => aparece o endereço da posição de memória e entre aspas o valor em binário. Após -- os alunos devem escrever um comentário.