SISTEMAS DIGITAIS 4º Trabalho de Laboratório Contadores e Registos

Transcrição

1 Itituto Superior Técnico - Universidade Técnica de Lisboa SISTEMAS DIGITAIS 4º Trabalho de Laboratório Contadores e Registos Objectivo: Pretende-se com este trabalho que os alunos se familiarizem com a utilização de contadores e registos. Este trabalho é coiderado para avaliação de conhecimentos. No início da aula cada grupo impreterivelmente entregará os elementos de projecto referidos nas Partes 1 e 2. Em caso de erro, estes elementos poderão ser complementados (com penalização na nota) por uma errata elaborada durante a aula. Durante a aula o grupo completará o relatório com as conclusões sobre o funcionamento dos circuitos (Alíneas 1.6, 1.7, 2.5, 2.6 e 3.1), que entregará no final da aula. Na parte inicial da aula cada aluno terá de resolver, individualmente e por escrito, um problema sobre a utilização de contadores e registos. PARTE 1: Projecto de um Contador com valores primos 1.1 Na Figura 1 apresenta-se o esquema de um contador, de acordo com a norma internacional IEC 617 Parte 12. Explique, de forma sucinta, mas clara e precisa, qual a função do circuito e qual a função de cada uma das suas entradas (i.e. para que servem). 1.2 Cotrua com base no circuito da Figura 1, um contador com a sequência dada por pelo conjunto (0,1) e pelos números primos até ao valor 7 inclusive (0,1,2,3,5,7,0...), simplificando ao máximo o circuito combinatório utilizado. O sistema deve possuir uma linha de inicialização externa que permita colocá-lo num estado pré-definido da sequência (por exemplo, 0). Apresente o esquema de ligações e justifique a sua solução. 1.3 Determine, justificando, qual a frequência máxima de funcionamento do circuito desenhado em 1.2. Obtenha os parâmetros necessários a este cálculo na Tabela O circuito tem estados de Lockout? Justifique. 1.5 Tendo por base dois circuitos como os criados em 1.2, projecte um contador de oito bits de saída, em que cada conjunto de 4 bits permita contar pela sequência dada no problema anterior, ou seja, que tenha como output: 00,01,02,03,05,07,10,11,...73,75,77,00... Justifique todas as opções de projecto tomadas. Nota: O clear deste contador é assíncrono. 1.6 Especifique o projecto no ambiente Xilinx coulte as indicações fornecidas no Anexo A para saber que componentes usar. 1.7 Simule o funcionamento lógico do projecto avaliando desta forma a sua correcção. Temporizações (TpHL=TpLH) Tp 26 Tsu 12 Thld 7 reset counter Tp 20 portas lógicas Tp 25 Tabela 1 1

2 Itituto Superior Técnico - Universidade Técnica de Lisboa CLEAR CT=0 CTR DIV16 LOAD CE CLK M1 [Load] M2 [Count] G3 C5/2,3+ 3CT=15 D0 1,5D [1] Q0 D 1 [2] Q 1 D2 [4] Q2 D3 [8] Q3 Figura 1 Esquema de um contador de módulo 16 PARTE 2: Utilização de Registos de Deslocamento 2.1 Na Figura 2 apresenta-se o esquema de um registo, de acordo com a norma internacional IEC 617 Parte 12. Explique, de forma sucinta, mas clara e precisa, qual a função do circuito e qual a função de cada uma das suas entradas (i.e. para que servem). 2.2 Pretende-se cotruir, com base no circuito da Figura 2, um circuito que, dadas as entradas SC1 e SC0, permite as seguintes funcionalidades sobre o conjunto de bits 0001 : SC1 SC0 Descrição do Funcionamento 0 0 Inicia a Deslocamento circular à direita de uma posição (shift-right) 1 0 Deslocamento circular à esquerda de uma posição (shift-left) 1 1 Complemento Num deslocamento circular o valor que sai por um dos extremos é o mesmo valor que vai ser introduzido no outro: Deslocamento à direita: Deslocamento à esquerda: Complemento de 0001 é Em qualquer dos modos de funcionamento, a alteração do valor das saídas deve ser síncrona com o flanco ascendente do sinal de relógio. 2.3 Apresente o projecto deste circuito, justificando todas as opções de projecto. 2.4 Determine, justificando, qual a frequência máxima de funcionamento deste circuito. Obtenha os parâmetros necessários a este cálculo na Tabela Especifique o projecto no ambiente Xilinx. coulte as indicações fornecidas no Anexo A para saber que componentes usar. 2.6 Simule o funcionamento lógico do projecto, avaliando desta forma a sua correcção. Temporizações (TpHL=TpLH) Tp 20 Tsu 8 Thld 6 reset reg Tp 30 portas reg Tp 25 Tabela 2 2

3 Itituto Superior Técnico - Universidade Técnica de Lisboa CLEAR CT=0 SRG8 4 LOAD LEFT CE CLK M1 [Load] M2 [Shift] M3 [Left] M4 [Right] G5 C6/2,3,5 /2,4,5 SR SER 2,4,5,6D Q 3 D 3 D 2 Q 2 D 1 D 0 SL SER 2,3,5,6D Q 1 Q0 Figura 2 Esquema de um registo multi-modo de 4 bits 3

4 Itituto Superior Técnico - Universidade Técnica de Lisboa PARTE 3 IMPLEMENTAÇÃO NA PLACA DE PROTOTIPAGEM XILINX Abra o projecto SD que está disponível para download na página da cadeira O projecto deve conter os ficheiros: Sd.sch Esquemático principal. Sd.ucf Ficheiro de configuração das portas. Clk_div.vhd Divisor de Frequência. Disp7.vhd Bloco de controlo do display de 7 segmentos. Este projecto não é mais do que uma interface para o aluno: as entradas e saídas já estão configuradas de acordo com o modelo da FPGA. Abra o esquemático clicando duas vezes em cima do ficheiro. Para aumentar a área de trabalho do projecto Sd.sch, de modo a que ambos os circuitos sejam implementados ao mesmo tempo, clique com o botão direito em cima da área de trabalho, escolha: Object Properties -> Size e escolha um tamanho maior. 3.1 Monte simultaneamente os esquemas da parte 1 e 2 (sugere-se que aproveite os esquemas das alíneas 1.6 e 2.5 fazendo copy-paste). Parte 1 Para o sinal de relógio use o sinal clk_slow. A entrada de inicialização deve de ser ligada a um botão de pressão. As saídas do circuito deverão ser visualizadas nos displays de 7 segmentos. Para tal, as linhas de saída correspondentes ao primeiro algarismo devem ser ligadas a disp4_x, e as linhas de saída correspondentes ao segundo algarismo devem ser ligadas a disp3_x. Deverá também ligar a linha shutdown a VCC e a linha de clk do bloco disp7 ao sinal clk_disp, disponível no bloco clkdiv. Parte 2 Para o sinal de relógio use o sinal clk_slow. As entradas de selecção devem de ser ligadas a botões ON/OFF. As 4 saídas do circuito deverão ser ligadas a 4 leds. 4

5 Itituto Superior Técnico - Universidade Técnica de Lisboa ANEXO A: COMPONENTES XILINX A USAR Nas figuras 3 e 4 apresentam-se os esquemas dos componentes do ambiente de desenvolvimento da Xilinx, que correspondem aos circuitos representados nas figuras 1 e 2 respectivamente: Figura 3 Figura 4 Na Parte 1 do laboratório terá de utilizar o componente CB4CLE representado na Figura 3 onde C Clk e L Load. (Nota: a saída CEO corresponde à saída 3CT=15 na fig.1; a saída TC indica também o fim de contagem, mas não depende da entrada CE) Na Parte 2 do laboratório terá de utilizar o componente SR4CLED representado na Figura 4 onde C Clk, L Load, LEFT Left, SRI SR SER e SLI SL SER. 5