es e Flip-FlopsFlops LAHE e FLI-FLOs omo implementar uma célula de memória? r n- r n-2 r n-3 r n-4 r egistrador de n bits Aula 9 GEO-IN-UFE célula {,} = bit de informação Flip-Flop/esFlop/es entradas omponente de memória y y Variável de estado saídas ara que a variável de estado mude é preciso que ocorram determinadas combinações nas variáveis de entrada. Uma vez alterada, a variável de estado permanecerá num estado fixo até que volte a ocorrer certas combinações de entrada. es e Flip-FlopsFlops es e Flip-Flops são componentes primitivos de memória es ão componentes cuja saída responde apenas à mudança da entrada. sem controle de relógio - Neste caso a saída é função direta da entrada. sensível a nível (ed) (ensível a nível) - A saída é modificada apenas quando o circuito é habilitado através de um sinal enable ou. es e Flip-FlopsFlops iagrama de do latch \ eset Hold et Estado proibido \ eset et Mantém (não usado) Estado proibido ace haveamento de sinais eletrônicos usando s inais digitais podem ser introduzidos em um sistema através de chaves mecânicas. uando aberta Vout = o V Vh Vout uando fechada Vout = Vh roblema uando a chave aberta é fechada, seus contatos mecânicos vibram ou bounce por um curto período de até estabilizar e fechar completamente. Esta vibração causa transientes indesejáveis na tensão de saída, que provocam um comportamento irregular do circuito digital (circuito lógico) Vh haveamento de sinais eletrônicos usando olução etirar o bounce usando um tipo, ou seja, o circuito pode ser debounced. Ligar chave (on) esligar chave (off) + on off \ O responde quase que instantaneamente a primeira subida do sinal de entrada na linha ou. Assim quando a chave é ligada (on) (=, =), a posição do irá para o estado = na primeira parte do bounce. Mesmo que a chave vibre o sinal permanecerá estável, desde que (=,=) mantém o estado do. Assim = até que o operador desligue a chave (off). olocando a chave em off, o vai para um novo estado (=,=) com =. O comportamento será similar ao caso anterior.
es e Flip-FlopsFlops Funcionamento do =, = O próximo estado tem valores iguais aos valores anteriores (estado estável) =, = Esta condição de entarda provoca um reset no latch, forçando n+ para zero ( ), n+ para. =, = Nestas condições o latch é setado, ou seja n+ vai para o nível lógico, n+ =. =, = Não usado. or que? Neste caso em particular as duas saídas seriam, o que implicaria de imediato na inconsistência com a teoria das saídas e. Um outro ponto crítico ocorre quando passamos deste estado para = e =. Neste caso, seguindo a tabela verdade e o comportamento do, a saída deveria permanecer inalterada, o que não ocorre, gerando um estado indefinido para n+ e n+. evido a esta ambigüidade a condição = e = não é usada para. \ n+ Mantém n Indefinido es e Flip-Flops Flops - abela verdade do latch róximo estado = F(,, urrent tate) - Mantém eset et Indefinido + Mapa de arnaugh ( t ) Equação de próximo estado: + = + (t) es e Flip-Flops Flops - es e Flip-Flops Flops - - sensível a nível es sensíveis a nível mostram continuamente suas entradas enquanto são habilitados (enb = ) iagrama de Enable \ \ \enb et \ eset ara que um funcione corretamente as entradas (ou ) só podem ser alteradas quando o circuito alcançar um estado estável omo conseguir isto? Introduzir um relógio () - pulso de relógio () ou pulso de transferência A largura do pulso de deve ser suficiente para que o circuito alcance o próximo estado. O entre dois pulsos deve ser suficiente para que o flip-flop alcance o estado permanente. A saída começa a mudar t após o pulso de ser aplicado e uma nova saída em estado permanente aparece 2 t. e a entrada muda enquanto o pulso de estiver ativo (alto), o funcionamento do circuito pode não ser o esperado. c - es e Flip-Flops Flops - es e Flip-Flops Flops - lear e reset lear (eset) reset (et) lear (eset) reset (et) normal normal Não usado Não usado eset - c et *com = *com = omo eliminar o estado proibido dos es tipo? Usar uma re-alimentação para garantir que e nunca são. Est. res. ró. Estado () (t) (t) (t+ ) HOL EE E OGGLE - latch Equação de próximo estado + = + uando e são iguais a a saída é invertida (oggle)
es e Flip-Flops Flops - es e Flip-FlopsFlops - (ondição de concorrência - acing) \ et eset oggle Nesta estrutura o latch começa a oscilar (oggle) O deveria mudar de estado a cada evento de relógio. ara solucionar esta problema devemos usar a estrutura Master/lave (Mestre/Escravo). Flip-Flop ão componentes de memória, que diferentemente dos latches, permitem que suas saídas mudem apenas na transição do relógio ou. Flip-Flop que dispara na subida do relógio (positive edgetriggered). Mostra suas entradas na saída quando o vai de do nível lógico para o nível lógico. Flip-Flop que dispara na descida do relógio (negative edge-triggered). Mostra suas entradas na saída quando o vai de do nível lógico para o nível lógico. Flip-Flop Mestre-Escravo es e Flip-Flops Flops - es e Flip-Flops Flops - Flip-Flop mestre-escravo lk Estágio Mestre - \ \ Estágio Escravo \ - Entrada disponível no latch aída disponível do latch Mestre enquanto o relógio Escravo quando o relógio for está alto. para nível lógico baixo.elógio Observe que o estágio Escravo liberado para o estágio escravo. está bloqueado (relógio está Observe que o estágio Mestre baixo). está bloqueado (relógio está baixo). \ lk \ \ \ \ - - 2 t 2 t 2 t p A entrada deve A saída não muda permanecer estável até este ponto a partir deste ponto es e Flip-Flops Flops - Flip-Flop Mestre Escravo Estágio Mestre lk \ \ lk - \ \ Estágio Escravo - et eset 's problema de captura do evido ao problema atch oggle da captura do no FF -, cuidado deve ser tomado para evitar glitch na entrada do FF evitando-se saídas indesejáveis Master outputs lave outputs \ \ Flip-Flop tipo aracterísticas Flip-Flop tipo construído a partir de um Flip-Flop tipo A saída recebe a entrada Equação de próximo estado: Estado presente róximo estado = + = lk Equação de próximo estado + = (t) Flip-Flop implementado a partir de Flip-Flop tipo + =
Flip-Flop tipo a partir de FF aracterísticas Flip-Flop tipo construído a partir de um Flip-Flop tipo Equação de próximo estado: (t+δ ) = (t) = =, + = Então =, = = = =, + = Então =, = = + = Flip-Flop implementado a partir de Flip-Flop tipo Flip-Flop tipo aracterísticas Flip-Flop tipo construído a partir de um Flip-Flop tipo A saída é invertida sempre que =. Equação de próximo estado: (t+δ ) = (t)(t)+(t)(t) = + = Flip-Flop implementado a partir de Flip-Flop tipo Flip-Flops abela verdade dos Flip-Flops + -: : -: : Equações de próximo estado dos Flip-Flops + = + + = + = + + = + Flip-Flops aracterísticas - locked : Usado como elemento de memória. Fundamental na construção de outros tipos de Flip-Flops. Flip-Flop - onstrução versátil ode ser usado na construção de Flip-Flops e Usualmente requer menos lógica para implementar controles sequênciais Flip-Flop eduz conexões, preferível em projetos VLI écnica simples em projetos Melhor escolha para registradores Flip-Flop Não existe na realidade. ão construídos a partir de Flip-Flops. Usualmente é uma boa escolha em projetos de contadores. es e Flip-Flops Flops - es e Flip-Flops Flops - Flip-Flop - trigado na subida do relógio ispositivo que dispara, ou seja, carrega o dado de entrada na descida do relógio (Negative Edge riggered). iagrama de empo - sensível a nível 7476* lk lk ispositivo no qual a informação de entrada fica disponível na saída enquanto o relógio estiver ativado (enable). *Obs: ipo a partir do Flip-Flop 7476 lk lk lk 7476 informação segura quando o relógio vai para informação segura com o clk =
Exemplo circuito sequencial utilizando latch tipo a b c Exemplo circuito sequencial utilizando Flip-flop tipo a b c Mudança de estado = = = = = = latch a= b= c= a= b= c= a= b= c= Flip-Flop a= b= c= a= b= c= a= b= c= a= b= c= t >> de resposta do latch t independe do do alto, o que interessa é a transiçaõ do Exercício Implementar o diagrama de do circuito abaixo e identificar sua funcionalidade (considere Flip-flops ) LB MB a b c Exercício Flip-Flop trigado na borda - Entender seu funcionamento Além do FF tipo Master-lave existem dois outros modelos largamente utilizados: ositive edge-triggered (rigado na borda positiva ), ou seja na subida do relógio. Negative edge-triggered (rigado na borda negativa ), ou seja na descida do relógio. Exemplo (FF- trigado na descida) segura quando o vai para \ segura quando o vai para