RETIFICADORES PWM TRIFÁSICOS UNIDIRECIONAIS COM ALTO FATOR DE POTÊNCIA

Transcrição

1 RETIFICADORES WM TRIFÁSICOS UNIDIRECIONAIS COM ALTO FATOR DE OTÊNCIA Iv Barbi, Yales Rômul de Nvaes, Fabiana öttker de Suza e Deivis Brgnv INEUFSC Caixa stal Flrianóplis SC Brasil Resum Este artig apresenta algumas das principais tplgias de retifidres WM trifásics sem neutr encntradas na literatura, bem cm uma breve cmparaçã entre elas. Na sequência apresentase uma mdelagem genéri para estes retifidres, cm mdel cmplet e simplifid, para prjetar tant as malhas de crrente, quant a(s de tensã. Mstrase entã uma metdlgia e exempl de prjet. Finalmente sã apresentads s resultads experimentais de um prtótip de 6kW cm saída em 2 níveis e utr de 26kW cm saída em níveis. Abstract This paper presents sme tplgies f threephase three wire WM rectifiers and a cmparisn amng them. A generic mdeling is als presented with a cmplete and a simplified mdel, fr designing the vltages and current cntrl lps. Design methdlgies are suggested as well as design prcedure. Experimental results fr a 6kW tw level rectifier and fr a 26kW three level rectifier validates the analysis. I INTRODUÇÃO É sabid que a distribuiçã de energia elétri é feita, excet em raras exceções, em crrente alternada. N entant, sabese também que para muitas aplições, principalmente para a alimentaçã de equipaments eletrônics, necessitase desta energia dispnível em crrente cntínua. Desta frma, da necessidade de se cnverter crrente alternada CA em crrente cntínua CC, surgiram s cnversres CACC, u simplesmente retifidres. Além diss, para níveis elevads de ptência, geralmente acima de alguns quilwatts, se faz necessária a utilizaçã de retifidres trifásics, para garantir equilíbri de ptência entre as fases. Assim, quand se tem acess a neutr, pdese utilizar pr exempl, três retifidres mnfásics, um para da fase. N entant, cm nem sempre dispõese de neutr, u quand sua presença é indesejável, esta sluçã deixa de ser factível. Surge entã a necessidade de se utilizar retifidres trifásics sem neutr. As fntes de alimentaçã trifásis cnvencinais, utilizam retifidres a did, u a tiristres quand se deseja algum cntrle d flux de ptência e da tensã de saída. N entant, as racterístis de entrada destes retifidres criam prblemas para a rede cmercial de energia elétri, dentre s quais pdem ser destads: Distrçã harmôni das crrentes de entrada, cm cnsequente reduçã d fatr de ptência; Distrçã nas tensões da rede de alimentaçã, devid à circulaçã das cmpnentes harmônis das crrentes através das impedâncias de linha, que pde cmprmeter bm funcinament de utrs equipaments cnectads à mesma rede; Aument das perdas ns elements das redes de transmissã e distribuiçã; Necessidade de geraçã de grandes quantidades de ptência reativa, elevand s custs de td sistema; Diminuiçã d rendiment da estrutura, devid a elevad valr efiz das crrentes; Interferência eletrmagnéti em sinais de cntrle e cmuniçã, cm pr exempl em sistemas de telecmunições, entre utrs. Desta frma, devid as prblemas citads, geralmente as nrmas e regulamentações internacinais para sistemas de telecmunições sã tmadas cm referência nas pesquisas nesta área, pr serem bastante rígidas. Além diss, a cntrári ds retifidres WM mnfásics cm fatr de ptência unitári, que utilizam uma pnte cmpleta de dids e um cnversr bst, para s retifidres WM trifásics sem neutr nã existe uma sluçã cnsagrada que pssa ser tmada cm referência. Assim, sã apresentadas algumas tplgias cm saída em 2 e níveis. Será também apresentada a mdelagem ds cnversres, necessária para prjetar as malhas de cntrle de tensã e crrente, seguida de prcediments de prjet e resultads experimentais de um retifidr 2 níveis de 6kW e de um retifidr níveis de 26kW, ambs cm fatr de ptência unitári. II TOOLOGIAS Um ds fatres determinantes para a esclha da tplgia d retifidr é a tensã da rede e d barrament CC. ara tensões elevadas, as tplgias a três níveis sã mais indidas prque a tensã sbre as chaves crrespnde à metade da tensã ttal n barrament CC. Já para as tplgias a dis níveis a tensã nas chaves é a própria tensã de saída. As tplgias d tip BUCK sã descnsideradas, pis apresentam indutres de baixa freqüência na saída e necessitam de filtrs de entrada vlumss. Sã apresentadas entã apenas tplgias d tip BOOST. A. Tplgias Dis Níveis Dentre as tplgias de retifidres d tip WM dis níveis, temse a tplgia que utiliza seis interruptres cmandads, apresentada na Fig. 1 [1]. Esta tplgia é uma das mais cnhecidas na literatura, principalmente pr ser muit utilizada perand cm inversr trifásic [2]. Esta tplgia pssui cm racterísti principal a bidirecinalidade n flux de ptência e, cm a mairia das Eletrôni de tência l. 7, n 1, Nvembr de

2 tplgias d tip elevadras, a tensã de saída deve ser mair d que valr máxim de pic da tensã de linha. Esta tplgia, cm tdas que serã apresentadas neste artig, prpicia uma reduzida taxa de distrçã harmôni da crrente de entrada, já que utiliza as técnis ativas para cntrlar estas crrentes. Entretant, devid à sua cnfiguraçã, exige mair esfrç na cncepçã ds circuits de cmand e cntrle, exibind cm mair desvantagem a pssibilidade de curtcircuit d barrament CC. Outra desvantagem desta tplgia está relacinada a cust. Em funçã da apliçã, a bidirecinalidade de energia pde se trnar uma racterísti dispensável, cm nas aplições em fntes para telecmunições. uma excelente ndidata para as aplições de baixa tensã de entrada. 1 2 D2a D2c b D2b D2d 4 D2 S2 D5 Da Dc 5 Db Dd 6 D S D6 S2 D2 S D S4 S5 S6 D5 D6 Fig. Retifidr WM unidirecinal trifásic dis níveis Bst 2n 0. Cm racterístis muit similares à tplgia Bst 2n 02, temse a tplgia apresentada na Fig. 4, aqui denminada de Bst 2n04, derivada de [6]. Esta tplgia utiliza apenas um interruptr cntrlável pr fase, reduzind à metade a necessidade de circuits de cmand islads, em relaçã às estruturas Bst 2n01 e 2n02. b Fig. 1 Retifidr Bst dis níveis bidirecinal Bst 2n01. Na Fig. 2 apresentase utra tplgia de retifidr trifásic a dis níveis. Esta tplgia é uma excelente ndidata para as aplições d tip dis níveis e sua cncepçã fi baseada n inversr NC [], entretant sfreu simplifições, pis nã necessita de bidirecinalidade d flux de energia e nem da reduçã da tensã sbre s interruptres. O cmand ds interruptres é de fácil implementaçã, já que ambs de um mesm braç pdem ser cmandads de maneira cncmitante. Cabe bservar que, s sejam utilizads interruptres d tip MOSFET, s dids em antiparalel cm s interruptres pdem ser s própris dids intrínsecs a cmpnente, reduzind a cmplexidade cnstrutiva. D2 D a b a b b S2a S2b D2a D5a D2b D5b Sa Sb D5 D6 Da D6a Db D6b Fig. 2 Retifidr WM unidirecinal trifásic dis níveis Bst 2n02. Derivada da tplgia apresentada em [4], temse a tplgia Bst 2n0, apresentada na Fig.. Observase que apesar d númer de indutres ser mair, a indutância necessária para se bter a mesma ndulaçã de crrente da tplgia Bst 2n 02 é a metade. Esta tplgia também é D2 D D2a S2 D2c b D2b D2d S D5 D6 Da Dc Db Dd Fig. 4 Retifidr WM unidirecinal trifásic dis níveis Bst 2n 04. Havend a necessidade de se esclher uma destas três tplgias, send que a primeira já havia sid desrtada devid às questões já apresentadas, ptuse pela investigaçã através de simulaçã das três últimas tplgias descritas. rincipalmente, pel reduzid númer de cmpnentes, e pela simplicidade de realizaçã ds circuits de cntrle e cmand, ptuse pela tplgia Bst 2n 04 para fazer parte d prjet de uma unidade retifidra para telecmunições. Os resultads experimentais dravante apresentads sã relativs a implementaçã desta tplgia. B. Tplgias Três Níveis As tplgias três níveis pssuem dis pacitres cnectads n barrament CC, cuj pnt central é entã cnectad a um pnt cmum das três fases. Cm uma estratégia de cntrle aprpriada garantese a divisã equitativa da tensã ns pacitres d barrament. Desta frma, a tensã aplida sbre s interruptres é a metade da tensã ttal d barrament CC ( /2, trnand estas tplgias atrativas para aplições cm tensã de entrada elevada. O retifidr WM cm grampeament d pnt neutr apresentad na Fig. 5 tem cm racterísti principal a 2 Eletrôni de tência l. 7, n 1, Nvembr de 2002.

3 bidirecinalidade d flux de ptência []. Esta tplgia além de ser cmplexa e de elevad cust também apresenta pssibilidade de curt de braç. rtant nã será incluída na análise. D2 D a D2a S2a Da Sa /2 S2 D2 S D a S2a D2a D2b Sa Da Db /2 b S2b D2b Db D5 D6 Sb /2 b S4 D2c D2d Dc S2b Sb S5 D5 S6 D6 Dd /2 b Fig. 7 Retifidr WM unidirecinal trifásic três níveis Bst n0. b Fig. 5 Retifidr WM bidirecinal trifásic três níveis. Retirandse s interruptres S 1, S 2, S, S 4, S 5 e S 6, d retifidr da Fig. 5, btémse uma tplgia mais simples, unidirecinal, e sem a pssibilidade de curt de braç, send prtant uma excelente ndidata para aplições cm alta tensã de entrada. Esta tplgia é apresentada na Fig. 6. Os dis interruptres de da braç sã acinads cm mesm sinal de cmand. N entant, s circuits de cmand de da fase devem ser islads. Os dids em antiparalel cm s interruptres pdem ser s própris dids intrínsecs d MOSFET. a D2 D b S2a S2b b D2a D2c D2b D2d Sa Sb D5 D6 Da Dc Db Dd /2 /2 Fig. 6 Retifidr WM unidirecinal trifásic três níveis Bst n02. 1 A tplgia apresentada na Fig. 7 apresenta um númer de dids menr que a tplgia Bst n02, e s sinais de cmand também sã s mesms para da fase [5]. Esta tplgia também é ndidata para aplições de alta tensã. A tplgia apresentada na Fig. 8 é utra pçã para tensões elevadas [6]. r apresentar apenas um interruptr cmandável pr fase, temse a metade ds circuits de cmand islads, cmparandse cm as demais tplgias. A tplgia apresentada na Fig. 9 é utra pçã para tensões elevadas [7], n entant, apresenta a tensã ttal d barrament aplida as dids da pnte retifidra (D 1, D 2, D, D 4, D 5, D 6, se trnand mens atrativa que as demais tplgias. 1 Este cnversr está send patentead pela empresa TYCO Electrnics D2 D D2a S2 D2c D2b D2d D5 D6 b Da S Dc Db Dd /2 /2 Fig. 8 Retifidr WM unidirecinal trifásic três níveis Bst n04. b D2 D5 D D6 a D2a S2a Sa Da b D2b S2b Db Sb /2 /2 Fig. 9 Retifidr WM unidirecinal trifásic três níveis Bst n05. Através de simulaçã das quatr tplgias apresentadas nas Figs. 6 a 9, verificuse que as tplgias Bst n02 e Bst n05 apresentam perdas menres ns semicndutres. Assim, pelas reduzidas perdas ns semicndutres e principalmente pr ser uma tplgia nva, ptuse pela Bst n02 para fazer parte d prjet de uma unidade retifidra para telecmunições [8]. O exempl de prjet e s resultads experimentais apresentads referemse a esta tplgia esclhida. III MODELAGEM E DEFINIÇÃO DOS CONTROLADORES Seria de grande interesse a btençã de uma metdlgia rápida e simples, prém eficiente e cnfiável, para analisar e mdelar s retifidres WM trifásics, principalmente as nvas tplgias. Desta frma, será apresentad desenvlviment da metdlgia para analisar e mdelar tais cnversres, Eletrôni de tência l. 7, n 1, Nvembr de 2002.

4 baseada n cnversr bidirecinal 2 níveis mais simples, apresentad na Fig.1, pdendse entã estender a metdlgia para s demais cnversres, inclusive para s níveis. A. Obtençã d Mdel d Cnversr a artir d d CA Assim send, para bter mdel vist a partir d lad CA, utilizad para cntrlar as crrentes de entrada d retifidr, será apresentada a elabraçã de uma metdlgia para análise, mdelagem e cntrle, inicialmente aplida para cnversr da Fig.1, para entã na sequência generalizar a análise. Devese ressaltar ainda que mdel genéric vist a partir da entrada é mesm para cnversres 2 e níveis, cm será prvad mais adiante. de ser bservad que circuit a ser analisad é tradicinalmente utilizad cm cnversr CCCA. A metdlgia que será apresentada também pde ser utilizada n cntrle de inversres trifásics u filtrs ativs. O circuit d cnversr apresentad na Fig.1, pde ser representad pel circuit simplifid da Fig. 10, sem perda de generalidade [9]: b Ib Ic Sa Sb Sc Sa Xa Ya Sb Xb Yb Fig. 10 Circuit simplifid d cnversr CACC trifásic bidirecinal apresentad na Fig.1. Assim, a partir d circuit apresentad na Fig.10, pdese bservar que quand interruptr S a está na psiçã X a, temse Sa = e quand S a está na psiçã Y a temse Sa = 0, a partir desta bservaçã e seguind mesm racicíni para s interruptres S b e S c, pdese escrever: Sa = [ 1 D a ] (1 Sb = [ 1 D b ] Sc = [ 1 D c ] nde: 0, Sa Xa Da = 1, Sa Ya 0, Sb Xb Db = 1, Sb Yb 0, Sc Xc Dc = 1, Sc Yc (2 dese ainda representar cnversr apresentad na Fig. 10, pel circuit equivalente apresentad na Fig.11. Além diss, O crrespnde à tensã de saída, que pr enquant será cnsiderada cnstante. Observase ainda que circuit equivalente da Fig. 11 apresenta três variáveis de estad (crrentes ns indutres, que daria rigem a um sistema de terceira rdem, entretant, Sc Xc Yc C R cm sistema nã apresenta neutr, surge uma restriçã, que é definida pr (: Ib Ic = 0 ( b Sc Sb Sa Fig. 11 Circuit equivalente a cnversr apresentad na Fig. 10. Ou seja, temse um sistema apenas de segunda rdem, cm duas variáveis de estad independentes, já que a terceira é definida cm uma cmbinaçã linear das utras duas. Observand entã a Fig.11, pdese escrever: [ b ] = [ ] [ Sa Sb ] [ ] [ ] [ ] b = Sb Sc [ ] = [ ] [ ] c a dese definir ainda: Sab = Sa Sb Sbc = Sb Sc S = Sc Sa Onde bviamente temse: Sab Sbc S = 0 (6 Desta frma, btémse um circuit ainda mais simples para representar mdel d cnversr vist a partir d lad CA, que é apresentad na Fig.12. dese escrever entã: [ b ] = [ ] Sab [ ] [ ] (7 b = Sbc [ ] = [ ] S (Redundante a b c L a L b L c Sc Sab (t Sbc (t Fig. 12 Circuit equivalente a apresentad na Fig. 11. Cnsiderand ainda que L a =L b =L c =L, pdese escrever: a b d ab = L L = L [ I a I b ] = L (8 b c d bc = L L = L [ I b I c ] = L c a d = L L = L [ I c I a ] = L Temse entã: Sa (4 (5 4 Eletrôni de tência l. 7, n 1, Nvembr de 2002.

5 ab ab = L D ab bc (9 bc = L D bc = L D dese bservar nvamente que I ab I bc I =0, u seja, umas das crrentes fictícias pde ser escrita cm uma cmbinaçã linear das utras duas, cncluindse entã que se pde cntrlar, de frma independente, duas cmbinações linearmente independentes das crrentes de entrada, que é suficiente para garantir frmat senidal das três crrentes de entrada. Observase n entant, que as razões cíclis D ab, D bc e D sã bviamente fictícias, send elas resultad de cmbinações das razões cíclis reais D a, D b e D c. N entant, a partir das razões cíclis fictícias pdese facilmente determinar as razões cíclis reais. Tdavia devese ter em mente que esta metdlgia de cntrle smente seria factível utilizand prcessadres digitais de sinal (DS, utilizand cntrle digital. B. Obtençã da Funçã de Transferência Simplifida dese ainda bter um mdel simplifid de pequens sinais, nde se pderia supstamente cntrlar de frma independente as três crrentes de entrada. Desta frma, da Fig. 11, temse: Sa = b Sb = (10 Sc Lg, a sma das três expressões é igual a tripl de uma delas: [ a Sa ] = [ a b c ] (11 [ ] [ Sa Sb Sc ] Além diss, cnsiderandse que a alimentaçã seja perfeitamente senidal e equilibrada, lembrand que nã há presença de neutr e tend L a =L b =L c pdese afirmar que: a b c = 0 (12 I I I = 0 = 0 (1 Obtémse entã: [ a Sa ] [ Sa Sb Sc ] = 0 (14 Lg: L a 2 Sa Sb Sc = 0 (15 Ou: [ ] [ ] 2 1 D a 1 D b a L 0 (16 = [ 1 D c ] A partir de (16, aplise um mdel de pequens sinais, para um curt interval de temp, nde a tensã de alimentaçã a pde ser cnsiderada cnstante. Além diss, será inserida neste pnt a simplifiçã desta análise, cnsiderandse que D b e D c (u a sma delas permanece cnstante, de frma que se btém entã: 2 [ 0 d a ] [ 0 0] [ ] di 0 L = 0 ( di L 2d a = 0 (18 Aplind a transfrmada de place: L s i (s = 2 d a (s (19 De frma análga, btémse mesm resultad para as fases b e c, btendse entã a funçã de transferência: i(s = d(s s L 2 (20 O resultad btid em (20 crrespnde à própria funçã de transferência d cnversr Bst CCCC cnvencinal, a nã ser pel fat de apresentar uma indutância equivalente 50% mair que a indutância físi. Devese bservar que para cnversres 2 níveis, O representa a tensã ttal de saída, enquant que para cnversres níveis, O representa a tensã de saída apenas em um ds barraments, de frma que se pde cnsiderar O cm metade da tensã ttal de saída. Cm esta funçã de transferência simplifida pdese prjetar s cntrladres de crrente e bter bns resultads prátics, n entant devese ter ciência de que esta simplifiçã pde arretar alguns prblemas, cm defrmações nas crrentes de entrada, pis se está desprezand acplament entre as funções de transferência. Na verdade s cntrladres nã atuarã realmente de frma independente, mas irã sim interagir. C. Obtençã d Mdel d Cnversr a artir da Saída CC Sejam as tensões de alimentaçã definidas pr: a = sen( ωt (21 b = sen ( ω t 120 c = sen ( ωt 120 Temse entã: ab = sen( ωt 0 (22 bc = sen( ω t 90 = sen ( ωt 150 Cnsiderase ainda que s cntrladres de crrente garantem seu frmat senidal, sem defasament em relaçã às tensões de alimentaçã, desta frma temse: I a = I sen( ωt (2 I b = I sen ( ω t 120 I c = I sen( ωt 120 Assim send, pdese definir a ptência média de entrada pr: IN = = I (24 η 2 Onde: IN tência média de entrada; O tência média de saída; η Rendiment ttal da unidade retifidra; Lg: Eletrôni de tência l. 7, n 1, Nvembr de

6 2 = (25 η I dese escrever ainda: 2 I ab = sen( ωt 0 η 2 I bc = sen( ω t 90 η 2 I = sen ωt 150 η ( (26 A partir da Fig. 12, temse: ab ab = L Sab bc (27 bc = L Sbc = L S Lg: ab ab L D ab = bc bc L (28 D bc = L D = Desta frma, substituindse (26 e (27 em (28, btémse: ω L2 D ab = sen ( ωt 0 cs ( ωt 0 η (29 ω L2 D bc = sen ( ω t 90 s( ω t 90 η ω L2 D = sen ( ωt 150 cs ( ωt 150 η dese simplifir ainda (29: 2 ω L D ab = sen ( ωt 0 cs 2 ( ωt 0 η p 2 ω L D bc = sen ( ω t 90 cs 2 ( ω t 90 η p 2 ω L D = sen ( ωt 150 cs 2 ( ωt 150 η p (0 Em (0 apresentase cmprtament das razões cíclis, válid para qualquer instante d períd da rede, para cnversr perand em regime permanente. dese bservar claramente a frma cm as razões cíclis cntrlam diretamente flux de ptência ativa da alimentaçã para a rga, através da amplitude ds cssens das razões cíclis. Ainda, a partir d circuit da Fig.10, pdese bservar que a crrente ttal de saída I O é dada pr: [ ] [ ] [ ] I = I a 1 D a I b 1 D b I c 1 D c (1 Sabese ainda que: [ I a D a I b D b I c D c ] = (2 1 [ I ab D ab I bc D bc I D ] Lg, lembrand que a sma das três crrentes de entrada é nula, temse: 1 I = [ I ab D ab I bc D bc I D ] ( Substituind (0 e (26 em ( e utilizand identidades trignmétris, btémse: I I = (4 2 Devese bservar que I O, apresentada em (4, representa a crrente instantânea de saída, u seja, desprezand as cmpnentes de alta frequência (cmutaçã, a crrente de saída é cnstante e diretamente prprcinal à amplitude das crrentes de entrada. Cnsiderase entã que a malha de tensã apresente cm variável de cntrle a amplitude das crrentes de entrada, de frma que se multipli esta amplitude pelas tensões de alimentaçã, para definir as referências das crrentes de entrada. Temse entã: I(s = (5 I(s 2 Além diss, cnsiderand uma rga resistiva e um mdel simplifid ds pacitres de saída, levand em cnta apenas a resistência série equivalente, temse: (s = I(s Z (6 eq Onde: Z sc 1 eq = s RSE C 1 Req 1 (7 dese definir ainda a resistência de rga equivalente pr: 2 R = (8 Assim, btémse: 2 ( sr SE C 1 (s = (9 2 I(s C RSE s Finalmente multiplindse (9 pr (5, btémse: 2 ( s R SE C 1 (40 (s I(s (s = = 2 I (s I (s I (s C 2 RSE s Lg: (s s [ RSE C ] 1 (41 = I(s 2 2 C RSE s Desta frma, pdese implementar três malhas de crrente independentes e uma úni malha externa de tensã, nde a 6 Eletrôni de tência l. 7, n 1, Nvembr de 2002.

7 variável de cntrle da malha de tensã I é multiplida pelas tensões de entrada, definind entã as referências para as malhas de crrente. I SNUBBER ASSIO NÃODISSIATIO Em sua frma riginal, a tplgia d retifidr trifásic apresenta suas cmutações dissipativas. ara elevar rendiment da estrutura, um circuit de ajuda à cmutaçã será intrduzid nesta seçã, representad para uma das fases d cnversr. O circuit adtad pssui racterístis muit interessantes, já que é cmpst apenas pr cmpnentes passivs e permite natural reaprveitament da energia armazenada ns pacitres e indutres de cmutaçã. Observase na Fig. 1 que a fnte de entrada e indutr fram representads pr uma fnte de crrente, simplifiçã factível, pis a freqüência de cmutaçã é muit mair d que a freqüência da rede de alimentaçã. A tensã de saída é cnsiderada cm uma fnte de tensã cnstante, tds s cmpnentes sã ideais e a representaçã feita é válida para tds s braçs d retifidr. O pacitr C s11 auxilia durante blquei d interruptr, cntrland a derivada de cresciment da tensã. O indutr L s1 auxilia durante a entrada em cnduçã d interruptr, permitind que a tensã decresça até zer instantaneamente. O pacitr C s12 pssui valr mair d que pacitr C s11, permitind, cm auxíli d indutr L s1, que a energia envlvida nas cmutações seja entregue para a saída d retifidr. Ntase também, que as perdas pr cmutaçã d did D 1 também sã reduzidas cm a utilizaçã deste Snubber, pis a derivada de cresciment da tensã durante blquei d mesm pde ser cntrlada através ds pacitres auxiliares. 1 a etapa (t 0, t 1 Durante a primeira etapa interruptr S 1 está cnduzind, a tensã sbre pacitr C s11 é nula e a tensã sbre pacitr C s12 é x (remanescente da última etapa. A Fig 1 apresenta esta etapa de funcinament. 2 a etapa (t 1, t 2 N instante t 1, interruptr S 1 é cmandad a blquei, clnd em cnduçã did D s1. Assim, iniciase a rga de frma linear d pacitr C s11. A Fig. 1 apresenta esta etapa de funcinament. a etapa (t 2, t N instante t 2, did D s11 entra em cnduçã, iniciand a desrga de frma ressnante d pacitr C s12. O pacitr C s11 cntinua rregandse, até atingir a tensã de saída, dand iníci a próxima etapa de funcinament. Esta etapa de funcinament está representada na Fig a etapa (t, t 4 Esta etapa de funcinament é apresentada na Fig. 14. N instante t, did D s12 entra em cnduçã. A tensã n pacitr C s12 e a crrente n indutr L s1 variam de frma ressnante. Esta etapa finda quand a tensã sbre pacitr C s12 anulase. 5 a etapa (t 4, t 5 Durante esta etapa de peraçã, a crrente que circula através d indutr L s1 cresce até atingir valr da crrente I a, dand iníci a próxima etapa. A Fig. 14 apresenta este estad tplógic. 6 a etapa (t 5, t 6 Durante esta etapa de peraçã nã crre mudança em nenhuma variável de estad. Send que a duraçã desta etapa é dependente d cmand ds interruptres, u seja da razã cícli. A representaçã desta etapa de funcinament está apresentada na Fig a etapa (t 6, t 7 Esta etapa de funcinament tem iníci quand interruptr S 1 é cmandad a cnduzir. A tensã sbre interruptr S 1 i instantaneamente a zer, devid a presença d indutr L s1, prpiciand sua cmutaçã suave, uma vez que a crrente que circula através d mesm cresce cm derivada limitada pr este indutr, transferindlhe a crrente que circula através d did D 1. A Fig. 15 mstra esta etapa de funcinament, que finda quand did D 1 blqueiase. 8 a etapa (t 7, t 8 N instante t 7 a crrente n did D 1 é zer. O pacitr C s11 desrregase enviand energia para pacitr C s12 e para indutr L s1. A crrente que circula através ds elements passivs varia de frma ressnante. Temse términ desta etapa quand a tensã sbre pacitr C s11 trnase nula. A Fig. 15 mstra esta etapa de funcinament. 9 a etapa (t 8, t 9 Durante a nna etapa de funcinament a energia armazenada n indutr L s1 é transferida para pacitr C s12. O términ desta etapa crre quand a crrente n indutr L s1 anulase. A Fig. 15 mstra esta etapa de funcinament. Cálcul ds Elements assivs d Snubber A metdlgia apresentada para dimensinament ds elements passivs deste snubber é simplifida, entretant um dimensinament mais rigrs pde ser encntrad em [8]. Cm s valres de pic da crrente de entrada, a tensã média de saída e as derivadas de tensã e crrente lculase a indutância L s1 e as pacitâncias C s11 e C s12. = (42 di C C s11 s12 = Ip (4 dv = 4 C (44 s11 Eletrôni de tência l. 7, n 1, Nvembr de

8 1 a Etapa 2 a Etapa a Etapa Ds1 Ds1 Ds1 Fig. 1 Circuits equivalentes da 1 a, 2 a e a etapas de funcinament. 4 a Etapa 5 a Etapa 6 a Etapa Ds1 Ds1 Ds1 Fig. 14 Circuits equivalentes da 4 a, 5 a e 6 a etapas de funcinament. 7 a Etapa 8 a Etapa 9 a Etapa Ds1 Ds1 Ds1 ROCEDIMENTO DE ROJETO E RESULTADOS EXERIMENTAIS DA TOOLOGIA 2 NÍEIS ESCOLHIDA Um prtótip da tplgia dis níveis esclhida (Fig. 4 fi prjetad, implementad e testad. Sejam as seguintes especifições d cnversr: = 6 kw; frede = 60 Hz; η = ηret η cc cc = 0,88; fs = 50 khz; i = 10% i ; = 220 (20% 0% a,b,cmax a,b,c L ef Onde L é a tensã de linha efiz nminal; i, é ripple relativ a crrente de pic máxima de entrada. ara estipular rendiment, cnsideruse que um cnversr CCCC esteja cnectad a retifidr e que rendiment glbal seja de n mínim 88%, cnfrme s padrões Telebrás. O valr de pic máxim e mínim da tensã de linha e de fase é lculad cm segue: = 2 1, 2 = ,20 = 7,4 (45 Lpicmax L Fig. 15 Circuits equivalentes da 7 a, 8 a e 9 a etapas de funcinament. L = 2 L0,7 = picmin ,7 = 217,8 (46 L pic max 7 f = = = 215 picmax (47 L picmin 217 f picmin = = = 125, 7 (48 A tensã n barrament CC d retifidr deve ser mair que valr de pic máxim da tensã de linha. Entã definise este valr 20% acima da tensã de linha máxima. = L picmax 1, 2 = 7 1,2 450 (49 A crrente de pic máxima é lculada a seguir, cnsiderand que seja a ptência na saída d supst cnversr CCCC ,b,c = = = 6,16A picmax η 125, 7 0,88 (50 fpic min 8 Eletrôni de tência l. 7, n 1, Nvembr de 2002.

9 O valr mínim da indutância de entrada d retifidr, determinad para setr de peraçã em que crre a mair ndulaçã pde ser lculad pr (51. fpic min fpic min,b,c = 1 400µ H (51 fs ia,b,c 2 A. Cntrle d Retifidr A estratégia utilizada para cntrlar retifidr a dis níveis, aprximase muit d que é cnvencinalmente utilizad ns retifidres mnfásics. Ist é, fram utilizads três circuits integrads UC854, nde da qual cntrla uma crrente de entrada. Apenas um ds circuits integrads cntrla a tensã de saída d cnversr, gerand a referência de crrente para s utrs dis. Uma malha de feedfrward cmum a tds também fi utilizada. As tensões de referência senidais sã btidas da própria rede através de uma cnexã / de três transfrmadres, já que neutr nã se faz presente neste sistema. B. rjet das Malhas de Crrente A fim de garantir a fidelidade d sinal e islament d estági de cntrle, sensres de efeit Hall fram utilizads para realizar a amstragem das crrentes de entrada e da tensã de barrament. A Fig. 16 representa a estratégia de cntrle para uma das fases. ia ib ic b ic ' Ri1 RMO RCI Iref S2 S RZ C CZ Fig. 16 Estratégia de cntrle das crrentes. A funçã de transferência para cntrle das crrentes d retifidr está apresentada em (52, nde k is e T sã ganh d sensr de crrente e valr de pic da dente de serra d mduladr, respectivamente. G i ( s ( ( i s 2 k = = Ds s L f is a,b,c T S (52 G(s 450 0, 05 i = (5 6 s , 2 Adtandse uma valr cmercial para R CI, definese R MO, cm segue: RMO = RCI = 5,6 kω (54 A fim de assegurar que ganh na faixa plana d cmpensadr seja de 20 db, determinase R Z. Z R = 10 R = 56k Ω (55 CI O zer d cntrladr de crrente é psicinad em 2,8 khz. Assim, a pacitância C Z pde ser lculada cnfrme (56 e (57. 1 fzi = 2800Hz = (56 2 π R Z CZ 1 9 CZ = 1 10 F π (57 O pól d cntrladr de crrente é psicinad em 20 vezes a freqüência d zer, ist é 56kHz. Assim, a pacitância C é lculada em (58 e (59: C C Z = (58 2 π fpi RZ CZ C = F ( π A funçã de transferência d cntrladr está representada pr (60. A Fig. 17 mstra diagrama de Bde de ganh das funções de transferência d cnversr, cntrladr e FTLA i. O diagrama de Bde de fase está representad pela Fig. 18. Ntase que a freqüência de cruzament da FTLA i crre em aprximadamente 1/5 da freqüência de cmutaçã, prém pde trnarse necessári ajustála durante a experimentaçã. H ( s 6 ( 1 s ( = s 5, s 2,97 10 i 6 6 (60 C. rjet da Malha de Tensã d Barrament CC Uma das principais vantagens da tplgia utilizada cm retifidr dis níveis, fi a reduzida ndulaçã de baixa freqüência presente n barrament de saída d cnversr, a qual idealmente é nula. Assim, nã fsse a limitaçã tecnlógi que restringe a crrente efiz circulante ns pacitres de saída, pderiam ser utilizads valres reduzids desta pacitância, que prpiciaria um cntrle relativamente mais rápid. Entretant, fram necessáris mf de pacitância, btida através da assciaçã (série/paralela de pacitres de 1000 µf/250. O cntrladr de tensã adtad fi mesm utilizad para cntrle das crrentes, ajustad de tal frma que a freqüência de cruzament em laç abert da planta crresse em 10 Hz FTLAi(s Gi(s Hi(s 100 1k 10k 100k f(hz Fig. 17 Diagrama de Bde de módul de G i (s, H i (s e FTLA i (s. Eletrôni de tência l. 7, n 1, Nvembr de

10 0 Hi(s Gi(s 150 FTLAi(s k 10k 100k f(hz Fig. 18 Diagrama de Bde de fase de G i (s, H i (s e FTLA i (s. D. Resultads Experimentais Os principais resultads experimentais btids para esta tplgia sã apresentads nesta seçã. Os valres cmerciais utilizads para implementaçã d Snubber fram s seguintes: C s11 =nf, C s12 =150nF, L s1 =4,5µH. Fig. 20 Tensã da fase 1 (70/div e crrente de entrada (20A/div. Ib Ic Fig. 19 Crrente (20A/div. das três fases d retifidr. Na Fig. 19 sã apresentadas as crrentes das três fases de entrada d retifidr. r inspeçã visual, pdese ntar que s frmats sã pratimente senidais e defasads de 120. Cmprvand a racterísti de elevad fatr de ptência atribuída as retifidres cm cntrle ativ da crrente de entrada, mstrase na Fig. 20 a tensã e a crrente em uma das fases. A análise harmôni destes resultads é apresentada na Tabela 1. Na Fig. 21 temse um detalhe da tensã de saída e a crrente da fase "a" d retifidr. Nesta, bservase a reduzida ndulaçã de baixa freqüência na tensã de saída, que reduz em muit s esfrçs de cntrle s um segund estági seja cnectad a retifidr, cm em aplições típis de telecmunições. O transitóri cmplet de partida d retifidr trifásic é mstrad pela Fig. 22, em que sã mnitradas a crrente de uma das fases e a tensã d barrament. Cabe bservar que a prérga ds pacitres d barrament fi realizada pel métd cnvencinal, utilizandse resistres e cntactres. Fig. 21 Detalhe da tensã de saída d retifidr 1/div e crrente de uma das fases 20A/div. A tensã sbre um ds dids d retifidr nã ultrapassa s 500, garantind uma ba margem de segurança para equipament prjetad, cnfrme pde ser vist na Fig. 2. Na Fig. 24 apresentase a tensã sbre interruptr MOSFET da fase "a" d retifidr. Nas suas derivadas pde ser bservada a influência d circuit de ajuda à cmutaçã. Fig. 22 Transitóri de partida d retifidr. 10 Eletrôni de tência l. 7, n 1, Nvembr de 2002.

11 rendiment d retifidr situuse em trn de 95,6%, já para a menr tensã efiz de entrada, rediment teve uma reduçã de aprximadamente dis pnts percentuais. CURA DE RENDIMENTO η % 98% 95% 9% 90% 88% L=220 L=154 85% 8% 80% [W] Fig. 2 Tensã sbre did D 1 d retifidr (cm snubber. Fig. 26 Curva de rendiment d retifidr em funçã da ptência de saída, tmandse cm parâmetr valres de tensã efiz de entrada. I ROCEDIMENTO DE ROJETO E RESULTADOS EXERIMENTAIS DA TOOLOGIA NÍEIS ESCOLHIDA A tplgia três níveis esclhida (Fig. 6 fi prjetada e testada. As especifições sã: = 26kW,frede = 60Hz, ηret = 0,96,fs = 70kHz, i = 10% i a,b,cmax a,b,c, = 50 Lmax ef, = 20 Lmin ef Onde L é a tensã de linha efiz e i é a ndulaçã relativa a crrente de pic máxima de entrada. O valr de pic máxim e mínim da tensã de linha e de fase é lculad cm segue: Fig. 24 Tensã sbre um ds interruptres MOSFET d retifidr. Tabela 1: Taxa de Distrçã Harmôni (THD das tensões e crrentes de entrada e fatr de ptência (F. Fases TDH TDH i F a 2,57% 5,04% 0,995 b 2,57% 5,66% 0,994 c 4,70% 5,68% 0,992 O cmprtament d fatr de ptência d retifidr frente a variações de rga é apresentad na Fig. 25, nde percebese s excelentes resultads btids. F Fatr de ptência para L= ,98 0,96 0,94 0,92 0,9 1,16 1,95 2,75,56 4,6 5,16 6 (kw Fig. 25 Curva de fatr de ptência das três fases d retifidr. As curvas de rendiment d cnversr sã mstradas na Fig. 27. ara as cndições nminais de peraçã L = 2 = 2 50 = 750 (60 picmax Lmax L picmin = 2 Lmin = 2 20 = 45 (61 Lpic 750 max f = = = 4 picmax (62 Lpic 45 min f = = = 262 picmin (6 A tensã n barrament CC d retifidr deve ser mair que valr de pic máxim da tensã de linha. A tensã de barrament é entã definida 20% acima da tensã de linha máxima. = 1,2 = 750 1,2 = 900 Lpic max (64 As crrentes de pic máxima e minima sã lculadas a seguir: ,96 I i a = = = 69A,b,cpicmax 262 fpicmin ( ,96 I i a = = = 42A (66,b,cpicmin 4 fpicmax O ganh β é lculad de acrd cm a equaçã (67 e a indutância Bst de acrd cm a equaçã ( β = = = 1,72 (67 f pic 262 min Eletrôni de tência l. 7, n 1, Nvembr de

12 2 1 6,b,c = H (68 I f 2 a,b,cmax s 4 β β A. Cntrle d Retifidr O retifidr a três níveis também é cntrlad utilizandse três circuits integrads d tip UC854B, send um para da fase. O sinal de sincrnism para a geraçã da crrente de referência é btid através de três transfrmadres mnfásics ligads em /. A tensã d barrament CC é cntrlada pel 854 da fase a, que também apresenta a malha de feedfrward. O sinal de saída d cntrladr de tensã e da malha de feedfrward é entã entregue as CIs da fase b e c para a geraçã das crrentes de referência. B. rjet das Malhas de Crrente Assim cm n retifidr a 2 níveis, para retifidr a níveis também é necessári se utilizar sensres de efeit Hall para mnitrar as crrentes de entrada e as tensões n barrament CC, garantind islament d estági de cntrle. A funçã de transferência G i (s é lculada de acrd cm a equaçã (69. i ( ( s G s f i = = = = (69 D( s s L 6 a,b,c s s Os resistres R MO, e R CI e R z sã lculads cm mstrad a seguir, send que K i é ganh de amstra da crrente de entrada: i K a,b,c 116, R = R = lim ite i MO CI = 22kΩ (70 i 6 mult.max 281, Rz = 10 RCI 180kΩ (71 O zer d cntrladr de crrente é psicinad em 4kHz. Assim, a pacitância C z é lculada: 1 f zi = 4000Hz = 2 π R z Cz ( Cz = F π (7 O pól d cntrladr de crrente é psicinad em 2kHz. Assim, a pacitância C p é lculada: Cz Cp f pi = 2000 Hz = 2 π R z Cz Cp ( Cp = 10 F ( π A funçã de transferência d cntrladr e a funçã de transferência de laç abert sã apresentadas em (76 e (77, send T valr de pic d sinal dente de serra d mduladr. 6 ( ( 1 s 9,6 10 Hi s = ( s 5,6 10 ( 1 s 5,1 10 K FTLA ( s i i = Gi( s Hi( s (77 T A Fig. 27 mstra diagrama de Bde de módul e a Fig. 28 diagrama de Bde de fase da funçã de transferência d cnversr, d cntrladr e da funçã de transferência de laç abert. A freqüência de cruzament da FTLA i ficu em 10kHz Hi(s Gi(s FTLAi(s k 10k f (Hz 100k Fig. 27 Diagrama de Bde de módul de G i (s, H i (s e FTLA i (s k 10k 100k f (Hz Hi(s Gi(s FTLAi(s Fig. 28 Diagrama de Bde de fase de G i (s, H i (s e FTLA i (s. C. rjet da Malha de Tensã d Barrament CC ara cmpr s pacitres de saída é utilizada uma assciaçã série/paralel de pacitres de 10mF/250 da Siemens (B4875, resultand em um pacitr ttal de 5mF/1000. O cntrladr adtad fi mesm utilizad para as malhas de crrente e fi ajustad de tal frma que a freqüência de cruzament de ganh da FTLA v crresse em aprximadamente 10Hz. D. rjet da Malha de Balanceament das Tensões n Barrament CC O balanceament das tensões ds pacitres d barrament CC é fundamental para que se garanta que tds s semicndutres fiquem submetids à metade da tensã de barrament. Esta malha já pssui um integradr e prtant, um cntrladr d tip prprcinal é utilizad. O ganh d cntrladr fi ajustad pr simulaçã e n labratóri. E. Resultads Experimentais Os resultads experimentais d retifidr níveis sã apresentads nesta seçã. O circuit Snubber fi prjetad de acrd cm [8], resultand em C s11 =68nF, C s12 =0nF e L s1 =2µF. Os resultads apresentads nas Figs. 0 a 2 sã para a tensã mínima de entrada ( f = 262. Na Fig. 29 sã pic min apresentadas a tensã da rede na fase a e as crrentes nas três fases. dese bervar elevad fatr de ptência e a defasagem de 120 entre as crrentes. A análise harmôni das tensões e crrentes de entrada é apresentada na Tabela 2, estand em cnfrmidade cm a nrma IEC Eletrôni de tência l. 7, n 1, Nvembr de 2002.

13 Tabela 2: distrçã harmôni das tensões e crrentes de entrada e fatr de ptência. Ib Ic Fases TDH TDH i F a 2,45% 5,% 0,992 b 2,50% 5,12% 0,998 c 2,85% 8,6% 0,995 Na Fig. 2 mstrase transitóri cmplet de partida d retifidr, apresentandse a tensã em da um ds pacitres d barrament e a crrente em uma das fases. A prérga ds pacitres d barrament é realizada cm resistres e cntactres. O retifidr parte a vazi e após a estabilizaçã das tensã de barrament, pdese clr rga. 1 Fig. 29 Tensã da Rede na fase a (100/div. e crrentes de entrada nas três fases (50A/div.. Na Fig. 0 pdese bservar a tensã sbre MOSFET S 1a da fase a, na qual verifise cntrle das derivadas de tensã prprcinad pel circuit Snubber. 2 Fig. 2 Transitóri de partida d retifidr (100/div., 20A/div.. A curva de rendiment d retifidr para a tensã mínima de entrada é apresentada na Fig.. O rendiment para tensã máxima nã fi medid, mas deve ser superir, pis as crrentes sã menres. Fig. 0 Tensã na chave S 1a (100/div.. Na Fig. 1 verifise que a tensã sbre did Bst D 1 é mair que a metade da tensã de barrament. Ist acntece apenas ns dids Bst (D 1, D 2, D, D 4, D 5 e D 6 pis a metade da tensã de barrament é smada a tensã n pacitr C s12, a final da etapa 4 de peraçã d Snubber. Curva de Rendiment η (% ef (kw Fig. Curva de rendiment d retifidr em funçã da ptência, para a tensã mínima de entrada. II CONCLUSÃO Fig. 1 Tensã n Did Bst D 1 (100/div.. Fram apresentadas algumas das principais tplgias encntradas na literatura, para cnversres CACC WM trifásics, dis e três níveis, dentre as quais fram selecinadas duas tplgias, uma em 2 e utra em níveis. Os principais critéris utilizads na esclha destas tplgias fram: simplicidade, menr quantidade de cmpnentes e menres esfrçs. Eletrôni de tência l. 7, n 1, Nvembr de

14 Na sequência fi apresentada uma mdelagem genéri para estes cnversres, apresentandse um mdel cmplet e utr simplifid, send utilizad este últim para prjetar s cntrladres. Fi apresentad ainda um Snubber passiv nã dissipativ, para garantir a cmutaçã suave ds interruptres, reduzind as perdas pr cmutaçã. Finalmente, apresentase prjet e s resultads experimentais btids, a partir de dis prtótips implementads, um 2 níveis de 6kW e utr níveis de 26kW. Observuse uma pequena distrçã nas crrentes de entrada btidas experimentalmente, em relaçã às bservadas em simulaçã. Ist se deve principalmente às distrções das tensões da rede de alimentaçã, cmbinada a fat de se ter utilizad mdel simplifid d cnversr, de frma que s cntrladres nã agem de frma independente, mas interagem entre si. Mesm assim, ambs s resultads atendem a nrma IEC REFERÊNCIAS BIBLIOGRÁFICAS [1] N. Mhan, T. M. Undeland, W.. Rbbins. wer Electrnics: Cnverters, Applitins, and Design, Jhn Wiley & Sns, [2] T. Salzmann and A. Weschta, rgress in vltage surce inverters and current surce inverters, Cnf. Rec. f IEEEIAS Annual Meeting, pp , [] A. Nabae, I. Takahashi, and H. Akagi, A new neutralpintclamped WM inverter, IEEE Trans. Ind. Appl., vl 17, n. 5, pp.51852, Sept/Oct, [4] G. Spiazzi, and F. C. Lee, Implementatin f singlephase bst pwer factr crrectin circuits in threephase applitins, Switching Rectifiers fr wer Factr Crrectin, lume, EC ublitin Series. [5] Y. Zha, Y. Li, and T. A. Lip, Frce Cmmutated Three Level Bst Type Rectifier, IEEE Trans. Ind. Appl., vl. 1, n. 1, January/February [6] J. W. Klar, and F. C. Zach, A nvel threephase utility interface minimizing line current harmnics f highpwer telecmmunitins, rc. f IEEE Int. Telecmmunitins Energy Cnf., pp. 6774, [7] J. W. Klar, F. C. Zach, A Nvel Threehase Three Level Unity wer Factr WM Rectifier, 28 th wer Cnversin Cnference, Nüremberg, Germany, June 280, 1994, pp [8] A. C. C. Net, Retifidr WM Trifásic de 26 kw, Três Níveis, Unidirecinal, Fatr de tência Unitári e Alt Rendiment para Apliçã em Centrais de Telecmuniçã, Dissertaçã de Mestrad, INE/EEL/UFSC, Abril/2002. [9] D. Brgnv, Mdelagem e Cntrle de Retifidres WM Trifásics Empregand a Transfrmaçã de ark, Dissertaçã de Mestrad, INE/EEL/UFSC, Nvembr/2001. [10]. rpérian, Simplified Analysis f WM Cnverters Using the Mdel f the WM Switch: arts I and II, IEEE Trans. Aerspace and Electrnic Systems 26, May 1990, pp DADOS BIOGRÁFICOS Iv Barbi recebeu s graus de Engenheir Eletricista e Mestre em Engenharia Elétri em 197 e 1976, respectivamente, pela Universidade Federal de Santa Catarina, e grau de Dutr em Engenharia pel Institut Natinal lytechnique de Tulse, França, em Iv Barbi fundu a Sciedade Brasileira de Eletrôni de tência (SOBRAE e Institut de Eletrôni de tência da Universidade Federal de Santa Catarina. Atualmente ele é rfessr Titular em Eletrôni de tência. Desde 1992 ele é Editr Assciad na área de Cnversres de tência da IEEE Transactins n Industrial Electrnics. Seus mps de interesse sã cnversres estátics para alta freqüência e alt rendiment e crreçã d fatr de ptência de fntes de alimentaçã. Yales Rômul Nvaes, Nasceu em Indaial SC, cncluiu curs em Engenharia Elétri Industrial pela FURB Universidade Reginal de Blumenau em 1998 e mestrad n Institut de Eletrôni de tência INE na Universidade Federal de Santa Catarina em Entre 2000 e 2001 trabalhu cm engenheir de desenvlviment n INE nde atualmente está realizand seu dutrament em eletrôni de ptência, pesquisand na área de células à cmbustível. Suas áreas de interesse sã: células a cmbustível, retifidres cm alt fatr de ptência, inversres, cmutaçã suave e cnversres para telecmunições. Fabiana öttker de Suza recebeu s graus de Engenheira Eletricista, Mestre e Dutra em Engenharia Elétri em 1995, 1997 e em 2000, respectivamente, pela Universidade Federal de Santa Catarina. Atualmente é rfessra substituta na Universidade Federal de Santa Catarina (UFSC e Engenheira de Desenvlviment n INEUFSC. Suas áreas de interesse incluem crreçã d fatr de ptência de fntes de alimentaçã e filtrs ativs. Deivis Brgnv Nasceu em Ri d Sul SC em 1977, recebeu s graus de Engenheir Eletricista e Mestre em Engenharia Elétri em 1999 e 2001 respectivamente, pela Universidade Federal de Santa Catarina UFSC. Atualmente é dutrand n Institut de Eletrôni de tência INE na UFSC. Suas áreas de interesse incluem crreçã de fatr de ptência, retifidres trifásics cm alt fatr de ptência e cntrle de cnversres estátics. 14 Eletrôni de tência l. 7, n 1, Nvembr de 2002.