Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação

Transcrição

1 Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação Aula 2-P Simulação gate-level de um somador completo com o ModelSim. guntzel@inf.ufsc.br Colaboração: Vinícius Livramento (Est. Docência 2010/1) vini@inf.ufsc.br

2 Introdução à Linguagem VHDL Exemplo: um Full Adder a b LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY somador1bit IS PORT (cin, a, b : IN STD_LOGIC; s, cout : OUT STD_LOGIC); END somador1bit ; cout cin ARCHITECTURE comportamento OF somador1bit IS BEGIN s <= a XOR b XOR cin; cout <= (a AND b) OR (a AND cin) OR (b AND cin); END comportamento; s Sistemas Digitais - semestre 2011/1 Slide 2P.2

3 Fluxo de Projeto para FPGAs Descrição do SD em HDL Análise da sintaxe Síntese lógica Compilação com o Quartus II Definição de parâmetros Definição dos estímulos Simulação com o ModelSim Mapeamento para o FPGA simulação Roteamento Geração dos arquivos de relatórios Análise do resultado Não Ok? Sim fim Slide 2P.3

4 Experimento 1: descrição/compilação e simulação de um SC Preparação dos Estímulos para a Simulação Solução trivial (ingênua): Transformar a tabela-verdade em formas de onda cin a b cout s cin a b cout s Observações: 1. Preencher a mão as waveforms (formas de onda) esperadas para as saídas para confrontá-la com o resultado da simulação. 2. T deve ser maior que longest tpd reportado pelo Quartus II. Slide 2P.4

5 Experimento 1: descrição/compilação e simulação de um SC A verificação será feita por meio de simulação no nível lógico com atrasos com a ferramenta ModelSim da Mentor Graphics, versão Altera. (O ModelSim chama este tipo de simulação de gate level simulation.) As próximas transparências mostram como configurar o ModelSim-Altera e como realizar a simulação. Slide 2P.5

6 Definir o caminho do Modelsim-Altera Diretório Padrão: C:\altera\91\modelsim_ase\win32aloem Obs: é possível que o caminho para o ModelSim-Altera já esteja definido. Slide 2P.6

7 Abrir a ferramenta Modelsim-Altera Slide 2P.7

8 Iniciar simulação Gate-Level Selecionar o somador1bit e ir para a aba SDF Slide 2P.8

9 Iniciar simulação Gate-Level Selecionar o somador1bit_vhd.sdo Clicar OK para iniciar a simulação Slide 2P.9

10 Alterar opções de simulação Slide 2P.10

11 Adicionar os sinais às waveforms Slide 2P.11

12 Alterar a unidade de tempo das waveforms Slide 2P.12

13 Alterar o zoom range das waveforms Slide 2P.13

14 Arquivo de estímulos de entrada cin a b #força a entrada cin para 0 no tempo 0 ns #força cin para 1 no tempo 80 ns, repete a cada 160 ns force /cin 0 0 ns, 1 80 ns -r 160 ns force /a 0 0 ns, 1 40 ns -r 80 ns force /b 0 0 ns, 1 20 ns -r 40 ns Slide 2P.14

15 Criar novo arquivo de estímulos de entrada Slide 2P.15

16 Salvar arquivo de estímulos de entrada Nome do arquivo: stimulus.do Slide 2P.16

17 Executar arquivo de estímulos de entrada Slide 2P.17

18 Executar 100ns de simulação Slide 2P.18

19 Executar mais 100ns de simulação Slide 2P.19

20 Analisar os resultados da simulação Capture a imagem das waveforms. Slide 2P.20

21 Reiniciar a simulação Slide 2P.21

22 Executar arquivo de estímulos de entrada Slide 2P.22

23 Executar 100ns de simulação Slide 2P.23

24 Analisar os resultados da simulação Slide 2P.24