Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
|
|
- Mariana Gil Fraga
- 6 Há anos
- Visualizações:
Transcrição
1 Universidade Federal de Santa atarina entro Tecnológico epartamento de Informática e Estatística urso de Graduação em iências da omputação Aula 7-P escrição em VHL, síntese e simulação de registradores de deslocamento e contadores. Experimento com a placa E2 da Altera. guntzel@inf.ufsc.br Est. Vinícius Livramento vini@inf.ufsc.br
2 Registradores de eslocamento e ontadores Registrador-eslocador Suponha que se deseje descrever em VHL um registrador capaz de realizar as operações de carga paralela e deslocamento (de bit) para a direita, conforme descrito na tabela de operações abaixo. R sel Operação omentário >> desl. p/ direita R arrega R sel ck shiftreg Observação: a cada borda de relógio ativa, este registrador realiza uma das duas operações descritas (carga de um valor novo a partir da entrada R ou deslocamento de bit para a direita de seu conteúdo). Portanto, não está prevista a operação mantém conteúdo. Slide 7P.2
3 Registradores de eslocamento e ontadores Registrador-eslocador O registrador-deslocamento tem a seguinte estrutura. R3 R2 R R serial 3 2 sel K 3 Uma alternativa para se descrever o registrador-deslocador especificado na transparência anterior é utilizar hierarquia. Neste caso, o elemento básico desta estrutura pode ser o seguinte 2 circuito. hamemo-lo de muxffd. sel clk Slide 7P.3
4 Registradores de eslocamento e ontadores Registrador-eslocador Este circuito, por sua vez, poderia ser descrito de modo hierárquico ( mux 2: + flip-flop ) ou como um único arquivo VHL (descrição sel comportamental). clk A segunda descrição é preferível, por ser mais fácil de compreender, ser derivável da descrição convencional de flip-flops e de envolver menos código. Hierarquia de arquivos VHL: Projeto shiftreg shiftreg muxffd Slide 7P.4
5 Registradores de eslocamento e ontadores Registrador-eslocador (componente básico) LIBRARY ieee; USE ieee.std_logic_64.all; muxffd ENTITY muxffd IS PORT (,, sel, clk: IN ST_LOGI; : OUT ST_LOGI ); EN muxffd; ARHITETURE comportamento OF muxffd IS PROESS (clk) sel clk IF clk EVENT AN clk = THEN IF sel = THEN <= ; ELSE <= ; EN IF; EN PROESS; EN comportamento; Slide 7P.5
6 Registradores de eslocamento e ontadores Registrador-eslocador (de 4 bits, hierárquico) R3 R2 R R LIBRARY ieee; USE ieee.std_logic_64.all; serial 3 2 sel K ENTITY shiftreg IS 3 2 PORT ( R : IN ST_LOGI_VETOR(3 OWNTO ); carga, serial, clk : IN ST_LOGI; : BUFFER ST_LOGI_VETOR(3 OWNTO ) ); EN shiftreg ; Por que BUFFER? ARHITETURE estrutura OF shiftreg IS OMPONENT muxffd PORT (,, sel, clk : IN ST_LOGI; : OUT ST_LOGI ); EN OMPONENT; estagio3: muxffd PORT MAP ( serial, R(3), carga, clk, (3) ); estagio2: muxffd PORT MAP ( (3), R(2), carga, clk, (2) ); estagio: muxffd PORT MAP ( (2), R(), carga, clk, () ); estagio: muxffd PORT MAP ( (), R(), carga, clk, () ); EN estrutura; Slide 7P.6
7 Registradores de eslocamento e ontadores Modos Possíveis para os Sinais que são Portas de Entidade IN Modo OUT INOUT Uso Para sinal que é entrada de entidade Para sinal que é saída de entidade. O valor do sinal não pode ser usado dentro da entidade (i.e., o sinal só pode aparecer à esquerda de uma atribuição) Para sinal que é tanto entrada quanto saída de entidade BUFFER Para sinal que é saída de entidade. O valor do sinal pode ser usado dentro da entidade (i.e., o sinal pode aparecer tanto à esquerda quanto à direita de uma atribuição) Slide 7P.7
8 Registradores de eslocamento e ontadores Registrador-eslocador (descr. comportamental) LIBRARY ieee; USE ieee.std_logic_64.all; ENTITY shiftreg2 IS PORT ( R : IN ST_LOGI_VETOR(3 OWNTO ); carga, serial, clk : IN ST_LOGI; : BUFFER ST_LOGI_VETOR(3 OWNTO ) ); EN shiftreg2; ARHITETURE comportamento OF shiftreg2 IS PROESS (clk) IF clk EVENT AN clk = THEN IF sel = THEN <= R; ELSE () <= (); () <= (2); (2) <= (3); (3) <= serial; EN IF; EN PROESS; Slide 7P.8 Sistemas EN comportamento; igitais - semestre 2/ sel Operação omentário >> desl. p/ direita R arrega R
9 Registradores de eslocamento e ontadores Registrador-eslocador (n bits, descr. comportamental) ENTITY shiftreg3 IS GENERI ( N : INTEGER := 8 ); PORT ( R : IN ST_LOGI_VETOR(N- OWNTO ); sel, serial, clk : IN ST_LOGI; : BUFFER ST_LOGI_VETOR(N- OWNTO ) ); EN shiftreg3; ARHITETURE comportamento OF shiftreg3 IS PROESS (clk) IF clk EVENT AN clk = THEN IF sel = THEN <= R; ELSE Genbits: FOR i IN TO N-2 LOOP (i) <= (i+); EN LOOP; (N-) <= serial; EN IF; EN IF; EN PROESS; EN comportamento; Slide 7P.9 sel Operação omentário >> desl. p/ direita R arrega R
10 Registradores de eslocamento e ontadores FOR LOOP x FOR GENERATE FOR LOOP: usado para gerar um conjunto de atribuições seqüenciais (logo, usado dentro de processos) FOR GENERATE: usado para gerar um conjunto de atribuições concorrentes (logo, usado dentro de bloco, mas fora de processos) Ambos declaram variáveis locais que servem apenas para auxiliar (e as vezes, tornar mais genérica) uma descrição VHL. Tratam-se de diretivas que o compilador VHL compreende e substitui por comportamento/estrutura equivalente em tempo de compilação. Slide 7P.
11 Registradores de eslocamento e ontadores ontador de 3 bits (ripple) Usando flip-flops 2 K clear clear clear limpa 2 Para descrever este tipo de contador em VHL usando hierarquia, iremos instanciar o flip-flop Porém, a descrição do flip-flop em VHL deve conter ambas saídas, e N ( not ) Slide 7P.
12 Registradores de eslocamento e ontadores Flip-flop (com saídas e N) LIBRARY ieee; USE ieee.std_logic_64.all; ENTITY ffv2 IS PORT (, clk, limpa : IN ST_LOGI;, N : OUT ST_LOGI); EN ffv2; ARHITETURE comportamento OF ffv2 IS PROESS (clk, limpa) IF limpa= THEN <= ; N <= ; ELSIF clk EVENT AN clk = THEN <= ; N <= not ; EN IF; EN PROESS; EN comportamento; clear Slide 7P.2
13 Registradores de eslocamento e ontadores ontador de 3 bits (ripple) LIBRARY ieee; USE ieee.std_logic_64.all; ENTITY cont3b IS PORT ( clk, limpa : IN ST_LOGI; Aout : OUT ST_LOGI_VETOR (2 OWNTO )); EN cont3b; ARHITETURE estrutura OF cont3b IS SIGNAL N, N, N2 : ST_LOGI; (Usando flip-flops com saídas e N) K limpa clear clear 2 clear OMPONENT ffv2 PORT (, clk, limpa: IN ST_LOGI;, N : OUT ST_LOGI); EN OMPONENT; 2 ff: ffv2 PORT MAP (N, clk, limpa, Aout(), N); ff: ffv2 PORT MAP (N, N, limpa, Aout(), N); ff2: ffv2 PORT MAP (N2, N, limpa, Aout(2), N2); EN estrutura; Slide 7P.3
14 Registradores de eslocamento e ontadores ontador de 4 bits LIBRARY ieee; USE ieee.std_logic_64.all; Não é necessário (apenas por clareza ) Slide 7P.4 (Versão comportamental ) ENTITY contador IS PORT ( clk, limpa, carga : IN ST_LOGI; : OUT ST_LOGI_VETOR( 3 OWNTO ) ); EN contador ; ARHITETURE comportamento OF contador IS SIGNAL conta : ST_LOGI_VETOR (3 OWNTO ) ; PROESS (clk, limpa) IF limpa = THEN conta <= ; ELSIF ( clk EVENT AN clk = ) THEN IF carga = THEN conta <= conta + ; ELSE conta <= conta; EN IF; EN IF; EN PROESS; <= conta; EN Sistemas comportamento; igitais - semestre 2/
15 Registradores de eslocamento e ontadores ontador Assíncrono (ripple) de n bits LIBRARY ieee; USE ieee.std_logic_64.all; ARHITETURE comportamento OF contnb IS PROESS (clk, limpa) IF limpa = THEN <= ; ELSIF ( clk EVENT AN clk = ) THEN IF carga = THEN <= R; ELSE <= + ; EN IF; EN IF; EN PROESS; EN comportamento; Slide 7P.5 (om carga paralela e usando sinais do tipo integer ) ENTITY contnb IS PORT ( R : IN INTEGER RANGE TO 5; clk, limpa, carga : IN ST_LOGI; : BUFFER INTEGER RANGE TO 5 ); EN contnb ; limpa carga Operação omentário + onta (incr.conteúdo) R arrega R X Reseta conteúdo assincronamente
16 Projeto de Sistemas igitais com Ferramentas EA Registradores de eslocamento e ontadores Passos do projeto contador. Na pasta Meus_documentos, criar uma pasta com o seu nome (p. ex., Paulo ). Na pasta Paulo, criar uma pasta com nome de contador. 2. Acessar o sítio e baixar para a pasta contador os seguintes arquivos: -> contador.vhd -> reg4bitscont.vhd -> binary2dec.vhd -> binary2hex.vhd -> Setup_yclone_235_E2.tcl 3. Abrir o uartus II e criar um projeto na pasta contador, usando contador.vhd como toplevel. Escolher o dispositivo FPGA EP235F6726 e selecionar o ModelSim-Altera como EA Simulation Tool. 4. ompilar o projeto criado. Slide 7P.6
17 Prototipação com a Placa E2 da Altera Registradores de eslocamento e ontadores Verificar o mapeamento dos pinos do FPGA Slide 7P.7
18 Prototipação com a Placa E2 da Altera Registradores de eslocamento e ontadores Verificar o mapeamento dos pinos do FPGA Mapeamentos do switches Abrir o E2 UserManual.pdf Mapeamentos dos displays de 7 segmentos Posição e index de cada segmento do display de 7 segmentos Slide 7P.8
19 Prototipação com a Placa E2 da Altera Registradores de eslocamento e ontadores O script Setup_yclone_235_E2.tcl Setup_yclone_235_E2.tcl Slide 7P.9
20 Prototipação com a Placa E2 da Altera Registradores de eslocamento e ontadores Executar script de mapeamento dos pinos Setup_yclone_235_E2.tcl Slide 7P.2
21 Prototipação com a Placa E2 da Altera Registradores de eslocamento e ontadores Verificar o mapeamento dos pinos do FPGA Slide 7P.2
22 Prototipação com a Placa E2 da Altera Registradores de eslocamento e ontadores Passos do projeto contador ompilar. Processing -> Start ompilation 2. Aguardar mensagem uartus II Full ompilation Succesfull (ou mensagem de erro) Slide 7P.22
23 Prototipação com a Placa E2 da Altera Registradores de eslocamento e ontadores onectar a placa no P e ligá-la Porta USB-BLASTER Alimentação da placa E2 Slide 7P.23
24 Prototipação com a Placa E2 da Altera Registradores de eslocamento e ontadores Baixar o projeto para a placa Slide 7P.24
25 Prototipação com a Placa E2 da Altera Registradores de eslocamento e ontadores Baixar o projeto para a placa USB-BLASTER [USB-] Slide 7P.25
26 Prototipação com a Placa E2 da Altera Registradores de eslocamento e ontadores Baixar o projeto para a placa contador.sof Slide 7P.26
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Universidade Federal de Santa atarina entro Tecnológico epartamento de Informática e Estatística urso de Graduação em iências da omputação Lógica Programável INE 5348 Aula 4 Revisão de latches, flip-flops
Leia maisUniversidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Universidade Federal de Santa atarina entro Tecnológico epartamento de Informática e Estatística urso de Graduação em iências da omputação Aula 6-P escrição em VHL, síntese e simulação de latches, flip-flops
Leia maisUniversidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação Aula 4-P Prototipagem com a placa de desenvolvimento DE2
Leia maisUniversidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Universidade Federal de anta atarina entro Tecnológico epartamento de Informática e Estatística urso de Graduação em iências da omputação istemas igitais INE 546 Aula 3-T 3. evisão de latches, flip-flops
Leia maisUniversidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação Lógica Programável INE 5348 Aula 1-P Formas de implementação
Leia maisUniversidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação Aula 5-P Processos em VHDL. Comandos de atribuição em VHDL:
Leia maisUniversidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação Aula 2-P Simulação gate-level de um somador completo com
Leia maisUniversidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação Aula 3-P Descrição de somadores em VHDL, síntese com o Quartus
Leia maisOs sistemas combinacionais a saída depende exclusivamente das condições das entradas, portanto o sistema não possui memória interna.
AULA 1 Introdução aos Sistemas Seqüenciais pg. 111 a 117 1. SISTEMAS COMBINACIONAIS Os sistemas combinacionais a saída depende exclusivamente das condições das entradas, portanto o sistema não possui memória
Leia maisAULA 5 Aplicação com divisor de freqüência com o CI Livro Texto pág.197 a 200.
AULA 5 Aplicação com divisor de freqüência com o CI 74293. Livro Texto pág.197 a 200. 1. Contadores Assíncronos comerciais CI 74293. 1.1 Configuração Interna. 1.2 Bloco contador assincrono ou modulante,
Leia maisLógica Reconfigurável
UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ DEPARTAMENTO ACADÊMICO DE ELETROTÉCNICA CURSO DE ENGENHARIA INDUSTRIAL ELÉTRICA MESTRADO EM SISTEMAS DE ENERGIA Lógica Reconfigurável - amauriassef@utfpr.edu.br
Leia maisRegistradores. Circuitos Lógicos. DCC-IM/UFRJ Prof. Gabriel P. Silva
Registradores Circuitos Lógicos DCC-IM/UFRJ Prof. Gabriel P. Silva 2 Registradores Conjunto de elementos de memória (flip-flops ou latches) utilizados para armazenar n bits. Utilizam um único sinal de
Leia maisExercícios de Laboratório 3
Tradução do Laboratory Exercise 3 disponível em Exercícios de Laboratório 3 Latches, Flip-Flops e Registradores Este exercício
Leia maisFundamentos de Sistemas Digitais. Lógica Sequencial. Prof. Dr. Alexandre M. Amory Prof. Dr Edson I. Moreno
Fundamentos de Sistemas Digitais Lógica Sequencial Prof. Dr. Alexandre M. Amory Prof. Dr Edson I. Moreno 2 Referências Sugiro estudarem nesta ordem de preferência: Floyd, Cap 7 até 7.4, 9, 10. Não tem
Leia maisELT601 Eletrônica Digital II Graduação em Engenharia Eletrônica
Graduação em Engenharia Eletrônica Universidade Federal de Itajubá IESTI Verilog HL Inferência de elementos de memória Prof. Rodrigo de Paula Rodrigues Inferência de elementos de memória Forma direta J
Leia maisEletrônica Digital para Instrumentação. Herman Lima Jr.
G03 Eletrônica Digital para Instrumentação Prof: hlima@cbpf.br Centro Brasileiro de Pesquisas Físicas Ministério da Ciência, Tecnologia e Inovação (MCTI) Parâmetros de circuitos integrados lógicos Dispositivos
Leia maisUniversidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação Lógica Programável INE 5348 Aula 7 Máquinas Seqüencias Síncronas:
Leia maisVHDL Circuitos Combinacionais
VHDL Circuitos Combinacionais Neste módulo será feita uma revisão de circuitos combinacionais introduzindose alternativas representações em VHDL Uma descrição VHDL, de forma geral, pode seguir uma das
Leia maisIntrodução à Linguagem VHDL
Sistemas Digitais EEL 480 Introdução à Linguagem VHDL Luís Henrique M. K. Costa luish@gta.ufrj.br UFRJ DEL/Poli e PEE/COPPE P.O. Box 68504 - CEP 21941-972 - Rio de Janeiro - RJ Brasil - http://www.gta.ufrj.br
Leia mais2006, António Esteves, Sistemas Digitais 1, UM-DI. Módulo 6. Sistemas sequenciais
Módulo 6 Sistemas sequenciais 2 PA. Controlador de portão automático: enunciado O portão é deslocado por um motor, controlado pelos sinais Ma e Mf. Estes sinais nunca poderão estar activos simultaneamente
Leia maisMódulo 4 Introdução ao VHDL
1 Módulo 4 Introdução ao VHDL Conceitos básicos do VHDL Modelação, Simulação e Síntese de Sistemas Digitais entity declara o interface de um componente; architecture descreve a realização de um componente;
Leia maislow): Descreve o que o sistema deve fazer utilizando expressões lógicas.
Descrição por fluxo de dados (Data Data-Flow low): Descreve o que o sistema deve fazer utilizando expressões lógicas. Descrição estrutural: Descreve como é o hardware em termos de interconexão de componentes.
Leia maisUniversidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Uiversidade Federal de Sata Cataria Cetro Tecológico Departameto de Iformática e Estatística Curso de Graduação em Ciêcias da Computação Aula 10-P Descrição em VHDL, sítese e simulação de um sistema digital
Leia maisUniversidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Uiversidade Federal de Sata Cataria Cetro Tecológico Departameto de Iformática e Estatística Curso de Graduação em Ciêcias da Computação Aula 13-P Descrição em VHDL, sítese e simulação de um sistema digital
Leia maisTipos enumerados definem uma lista de valores, e são especialmente úteis na
Usando a palavra reservada TYPE é possível definir tipos personalizados. Por exemplo, pode-se definir tipos enumerados (Enumerated) e tipos compostos (Array). Tipos enumerados definem uma lista de valores,
Leia mais2. FLIP FLOP tipo D síncrono borda de descida e com entradas assíncronas preset e clear. PRE Q n F/F CLR
AULA 04 Entradas Assíncronas, preset e clear, borda de subida e descida, set-up e hold, associação de F/Flop tipo T, contador assíncrono crescente e decrescente. Livro Texto pág. 149 a 152 1. Entradas
Leia maisSistemas Digitais. Linguagem Verilog. Monitoria SD Daniel Alexandro/Reniê Delgado/Vanessa Ogg. Editado por (DARA)
Sistemas Digitais Linguagem Verilog Monitoria SD 2011.2 Daniel Alexandro/Reniê Delgado/Vanessa Ogg Editado por (DARA) Introdução Verilog é uma linguagem, como VHDL, largamente usada para descrever sistemas
Leia maisDescrição por fluxo de dados (Data-Flow): Descreve o que o sistema deve fazer utilizando expressões lógicas.
Descrição por fluxo de dados (Data-Flow): Descreve o que o sistema deve fazer utilizando expressões lógicas. Descrição estrutural: Descreve como é o hardware em termos de interconexão de componentes. Descrição
Leia maisIntrodução VHDL Parte 4 - Testbench
Introdução VHDL Parte 4 - Testbench Prof. Mário Luiz Rodrigues mario.luiz@ifmg.edu.br Prof. Otávio Gomes otavio.gomes@ifmg.edu.br 1 library IEEE; use IEEE.std_logic_1164.all; entity portae is port( a:
Leia mais1 a Lista de Exercícios
Observações gerais: Universidade Federal de Santa atarina epartamento de Informática e Estatística Bacharelado em iências da omputação INE 546 - Sistemas igitais - semestre 2/2 Prof. José Luís Güntzel
Leia maisRegistradores de Deslocamentos.
Registradores de Deslocamentos. 1. Introdução: Implementação de um registrador de deslocamento, conversão paralelo-série e série-paralelo, geração de atrasos, contador e implementação de um registrador
Leia maisCIRCUITOS SEQUENCIAIS parte 1
Fundamentos de Sistemas Digitais 21/outubro/2018 CIRCUITOS SEQUENCIAIS parte 1 profs. Alexandre M. Amory e Fernando G. Moraes 1 Referências Sugiro estudarem nesta ordem de preferência: Floyd, Cap 7 até
Leia mais12/11/13. Obje%vos do laboratório. SST20707 Síntese de Sistemas de Telecomunicações. Síntese de máquinas de estado (FSM) Finite State Machine (FSM)
Instituto Federal de Santa Catarina Área de Telecomunicações SST20707 Síntese de Sistemas de Telecomunicações Prof. Roberto de Matos Aviso de direitos Autorais: Transparências baseadas no trabalho do Prof.
Leia maisCircuitos Sequenciais
ircuitos Sequenciais! ircuitos Sequenciais ircuitos em que há uma realimentação da saída para a entrada, denominada estado interno. As condições atuais da entrada e do estado interno determinem a condição
Leia maisFPGA & VHDL. Tutorial
FPGA & VHDL Tutorial 2009-2 FPGA FieldProgrammableGateArray Dispositivo lógico contendo uma matriz de: Células lógicas genéricas Configuráveis ( programadas ) para desempenhar uma função simples Chaves
Leia maisSistemas Digitais Módulo 10 Circuitos Sequenciais: Latches e Flip-Flops
Universidade Federal de Uberlândia Faculdade de Computação Sistemas Digitais Módulo 0 Circuitos Sequenciais: Latches e Flip-Flops Graduação em Sistemas de Informação Disciplina: Sistemas Digitais Prof.
Leia maisLógica Reconfigurável
UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ DEPARTAMENTO ACADÊMICO DE ELETROTÉCNICA CURSO DE ENGENHARIA INDUSTRIAL ELÉTRICA MESTRADO EM SISTEMAS DE ENERGIA Lógica Reconfigurável - amauriassef@utfpr.edu.br
Leia maisDescreva em VHDL, simule no simulador logico e sintetize usando uma ferramenta de CAD para FPGA :
UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL INSTITUTO DE INFORMATICA LISTA DE EXERCÍCIOS DE SISTEMAS DIGITAIS Prof. Fernanda Gusmão de Lima Kastensmidt E Marcelo Porto (aluno mestrado PPGC) Descreva em VHDL,
Leia maisArmazenamento e Transferência de Dados
Armazenamento e Transferência de Dados Prof. André Rabelo Slides: Sistemas Digitais(Bibliografia básica) Armazenamento e Transferência de Dados FFs são comumente usados para armazenamento e transferência
Leia maisPRÁTICAS PARA DESENVOLVIMENTO DE PROTÓTIPOS DE CIRCUITOS DIGITAIS COM O KIT EDUCACIONAL DE2
UNIVERSIDADE FEDERAL RURAL DO SEMI-ÁRIDO PRÁTICAS PARA DESENVOLVIMENTO DE PROTÓTIPOS DE CIRCUITOS DIGITAIS COM O KIT EDUCACIONAL DE2 P R O F. S Í L V I O F E R N A N D E S CRONOGRAMA DO CURSO ATIVIDADE
Leia maisSuporte de funcionamento e interacção com o teclado
Suporte de funcionamento e interacção com o teclado Autor: André Amaral Costa (nº 7578) Curso: Universidade de Aveiro Data: 6 de Dezembro de 006 Disciplina: Docente: Valery Sklyarov Introdução Neste trabalho
Leia maisUniversidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Uiversidade Federal de Sata ataria etro Tecológico epartameto de Iformática e Estatística urso de Graduação em iêcias da omputação ula 3-T. Projeto de UL. Registradores de uso específico. ULs persoalizadas
Leia maisSIMULAÇÃO DE CIRCUITOS
SIMULAÇÃO E CIRCUITOS Versão 2012 RESUMO Nesta experiência será discutido o procedimento de simulação de circuitos digitais, em particular sua importância dentro de uma metodologia para projeto de sistemas
Leia maisExercícios de Fixação
Exercícios de Fixação Para entregar em 07/02/2013 Exercício I Implemente o circuito de seis portas lógicas abaixo em VHDL; Crie um projeto com o simulador Modelsim que contenha o par entidade-arquitetura
Leia maisVHDL. Descrição e Projeto de Circuitos Utilizando VHDL
VHDL Descrição e Projeto de Circuitos Utilizando VHDL O projeto de circuitos digitais de forma automatizada se tornou prática industrial comum. As principais vantagens são : Portabilidade de tecnologia
Leia maisLógica Reconfigurável
UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ DEPARTAMENTO ACADÊMICO DE ELETROTÉCNICA CURSO DE ENGENHARIA INDUSTRIAL ELÉTRICA MESTRADO EM SISTEMAS DE ENERGIA Lógica Reconfigurável - amauriassef@utfpr.edu.br
Leia maisPCS3225. Sistemas Digitais II. Biestáveis em VHDL. Biestáveis em VHDL. Marcos A. Simplicio Jr.
PCS3225 Sistemas Digitais II Biestáveis em VHDL Marcos A. Simplicio Jr. Slides baseados em material de Edson Midorikawa e Bruno Albertini PCS3225-2015 1 Tópicos VHDL: recapitulação Circuitos sequenciais
Leia mais1 Objetivos. 2 Material utilizado. 3 Normas de segurança e conduta no laboratório. 4 Contextualização. Pág 1/6
Curso de Graduação em Ciência da Computação Disciplina: Laboratório de Eletrônica Digital Professor: Otávio Gomes (otavio.gomes@ifmg.edu.br) Atividade: Contadores síncronos em FPGA utilizando esquemáticos
Leia maisProjeto com Dispositivos Programáveis
Projeto com Dispositivos Programáveis E.T.M./2011 (revisão) RESUMO Nesta experiência será apresentada uma metodologia para projeto de sistemas digitais utilizando FPGAs (dispositivos programáveis) e HDLs
Leia maisProjeto com Linguagens de Descrição de Hardware
Projeto com Linguagens de Descrição de Hardware Versão 2012 RESUMO Esta experiência consiste no projeto e implementação de um circuito digital simples com o uso de uma linguagem de descrição de hardware.
Leia maisDisciplina de SSC Elementos de Lógica Digital II (Prática)
USP - ICMC - SSC SSC 0113 (Lab ELD II) - 2o. Semestre 2012 Disciplina de SSC0113 - Elementos de Lógica Digital II (Prática) 1 Prof. Fernando Osório Email: fosorio [at] { icmc. usp. br, gmail. com } Estagiário
Leia maisPCS 2304 PROJETO LÓGICO DIGITAL 19/05/2006 Gabarito Preliminar 6 a Lista de Exercícios Contadores
PCS 24 PROJETO LÓGICO DIGITAL 9/5/26 Gabarito Preliminar 6 a Lista de Exercícios Contadores ) Contador em anel. A Figura apresenta um contador em anel torcido semelhante aos vistos anteriormente em aula,
Leia maisEletrônica Digital para Instrumentação. Prof: Herman Lima Jr
G03 Eletrônica Digital para Instrumentação Prof: hlima@cbpf.br Centro Brasileiro de Pesquisas Físicas Ministério da Ciência, Tecnologia e Inovação (MCTI) PACOTES (package) Entidades e Arquiteturas são
Leia maisDemonstração de imagens de auxílio didático. VHDL - Descrição e Síntese de Circuitos Digitais Roberto d Amore
Demonstração de imagens de auxílio didático VHDL - Descrição e Síntese de Circuitos Digitais Roberto d Amore ISBN 85-216-1452-7 Editora LTC www.ltceditora.com.br Para imagens de um curso completo consulte:
Leia maisLivro texto: VHDL- Descrição e Síntese de Circuitos Digitais Roberto D Amore Editora LTC
Livro texto: VHDL- Descrição e Síntese de Circuitos Digitais Roberto D Amore Editora LTC Linguagem para descrever o funcionamento de um sistema (o que e como o sistema faz). O sistema descrito em HDL
Leia maisELT502 Eletrônica Digital I Graduação em Engenharia Eletrônica
Graduação em Engenharia Eletrônica Universidade Federal de Itajubá IESTI Aula 11 Elementos de memória Parte 2/2 de Paula Rodrigues Elementos de memória Contexto Flip-flops (FFs) disparados por borda Versáteis
Leia maisUniversidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação Aula 4-T 2. Máquinas Sequenciais Síncronas. Modelos de Moore
Leia maisSistemas Digitais. PALs Sequenciais Parâmetros Temporais em PALs Sequenciais ABEL Registos Contadores Registos de Deslocamento ( Shift Registers )
PALs Sequenciais Parâmetros Temporais em PALs Sequenciais ABEL Registos Contadores Registos de Deslocamento ( Shift Registers ) 10ª aula 1-37 PALs Sequenciais 16R8 10ª aula 2-37 Uma Saída de 16R8 8 termos
Leia maisTIPO INTEGER. Profa. Luiza Maria Romeiro Codá 2
TIPO INTEGER 2 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY FF3_tipoD_nivel IS PORT(CLK, RST, SET : IN STD_LOGIC; D : IN STD_LOGIC_VECTOR(2 DOWNTO 0); Q : OUT STD_LOGIC_VECTOR(2 DOWNTO 0)); END FF3_tipoD_nivel;
Leia maisCONTADORES DIGITAIS (Unidade 6)
MINISTÉRIO DA EDUCAÇÃO SECRETARIA DE EDUCAÇÃO PROFISSIONAL E TECNOLÓGICA INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SANTA CATARINA BACHARELADO EM CIÊNCIA DA COMPUTAÇÃO DISCIPLINA: ELETRÔNICA
Leia maisProf. Leonardo Augusto Casillo
UNIVERSIDADE FEDERAL RURAL DO SEMI-ÁRIDO CURSO: CIÊNCIA DA COMPUTAÇÃO Aula 3 Introdução ao VHDL Prof. Leonardo Augusto Casillo O que significa VHDL? Very High Speed Integrated Circuit Hardware Description
Leia maisCircuitos Seqüenciais Sistemas Digitais
2 ircuitos Seqüenciais Sistemas igitais Muitos sistemas digitais são pulsados ou clocked. Isto é, eles operam em sincronismo com um trem de pulsos de período chamado relógio (clock). n n+ ula GEO-I-UFPE
Leia maisESTUDO DO CI COMERCIAL 74LS194 4 BIT BIDIRECTIONAL UNIVERSAL SHIFT REGISTER
ESTUDO DO CI COMERCIAL 74LS194 4 BIT BIDIRECTIONAL UNIVERSAL SHIFT REGISTER O CI comercial 74LS194 é conhecido como Shift-Register Universal dada a sua versatilidade no que diz respeito à manipulação dos
Leia maisEPUSP PCS 3335/3635 Laboratório Digital. Circuito em VHDL
Circuito em VHDL Versão 2017 RESUMO Esta experiência tem como objetivo um contato inicial com o desenvolvimento do projeto de um circuito digital simples em VHDL e sintetizado para uma placa de desenvolvimento
Leia maisEELi02. Prof. Vinícius Valamiel
EELi2 Prof. Vinícius Valamiel vvalamiel@gmail.com https://sites.google.com/site/vvalamiel/ APLICAÇÕES DE CIRCUITOS SEUENCIAIS BÁSICOS (REGISTRADORES E CONTADORES) REGISTRADORES DE DESLOCAMENTO (elemento
Leia maisAula Expositiva 03. DCC 001 Programação de Computadores 2 o Semestre de 2011 Prof. Osvaldo Carvalho DCC
Aula Expositiva 03 2.2.5 Síntese de Circuitos Combinatórios (7 segmentos) 2.2.6 Multiplexadores e Demultiplexadores 2.3 Circuitos Sequenciais 2.3.1 Flip-flops e registradores 2.3.2 Barramentos e Controle
Leia maisContadores. Contador assíncrono
V. 9523 ontadores Um contador é um circuito sequencial que conta... em binário, decimal ou segundo outras sequências podem ser assíncronos ou síncronos (máquinas de estados) plicações contar coisas...
Leia maisISE com VHDL estrutural
UFRJ - DEL EEL480-2014 Laboratório - Turmas EL1, EL2 ISE com VHDL estrutural Texto para as aulas de laboratório, a ser complementado pelo Tutorial dos Alunos e manuais da Xilinx UG331, UG334 e UG695. Mário
Leia maisCalculadora Simples em VHDL
Calculadora Simples em VHDL Versão 2014 RESUMO Esta experiência consiste no projeto e implementação de um circuito digital simples com o uso de uma linguagem de descrição de hardware. São apresentados
Leia maisDISPOSITIVOS LÓGICOS PROGRAMÁVEIS - DLP. 10/03/2017 Prof. Alexandre - ELP1DLP1 / DEE
DISPOSITIVOS LÓGICOS PROGRAMÁVEIS - DLP 1 Objetivos da Aula: Introdução à Linguagem VHDL Plano de Ensino Conteúdo Programático 3. Ferramentas de Desenvolvimento 3.4. Editor de texto (programação VHDL ou
Leia maisLaboratório sobre Implementação de Sistemas Digitais com VHDL Acesso à Memória Externa na Plataforma de Prototipação XS40/XST-1
Laboratório de Organização de Computadores 1 Laboratório sobre Implementação de Sistemas Digitais com VHDL Acesso à Memória Externa na Plataforma de Prototipação XS40/XST-1 Prática: Implementação de uma
Leia maisELETRÔNICA DIGITAL APLICADA Aula 8- Registradores de deslocamento como contadores
ELETRÔNICA DIGITAL APLICADA Aula 8- Registradores de deslocamento como contadores Prof.ª Msc. Patricia Pedroso Estevam Ribeiro Email: patriciapedrosoestevam@hotmail.com 26/11/216 1 Registradores de deslocamento
Leia maisSISTEMAS DIGITAIS (SD)
SISTEMAS DIGITAIS (SD) MEEC Acetatos das Aulas Teóricas Versão 4.0 - Português Aula N o 14: Título: Sumário: Circuitos Sequenciais Básicos: Flip-Flops Flip-Flops (Flip-flop master-slave, Flip-flop JK,
Leia maisDE INFORMÁTICA ESCOLA DE ENGENHARIA UNIVERSIDADE DO MINHO
Sistemas Digitais I LESI :: 2º ano VHDL António Joaquim Esteves João Miguel Fernandes www.di.uminho.pt/~aje Bibliografia: secção 4.7, DDPP, Wakerly DEP. DE INFORMÁTICA ESCOLA DE ENGENHARIA UNIVERSIDADE
Leia maisUNIVERSIDADE ESTADUAL PAULISTA. Campus de Guaratinguetá Colégio Técnico Industrial de Guaratinguetá Professor Carlos Augusto Patrício Amorim
unesp UNIVERSIDADE ESTADUAL PAULISTA Campus de Guaratinguetá Colégio Técnico Industrial de Guaratinguetá Professor Carlos Augusto Patrício Amorim 1 Atividades de Recuperação Final Sistemas Digitais II
Leia maisFlip-Flops, Registros e Contadores
Flip-Flops, Registros e Contadores 1 D latch 2 Operação do D-latch se C=1 a saída acompanha a entrada se C=0 a saída mantém estado anterior não pode ser usado em circuitos síncronos: leitura e escrita
Leia maisAula 2 Semântica de VHDL
VHDL - VHSIC Hardware Description Language Aula 2 Semântica de VHDL Leonardo Augusto Casillo Ivan Saraiva Silva 2003-2 Identificadores Usados como referência a todos os objetos declarados no código. Regras:
Leia maisVHDL - VHSIC Hardware Description Language. Exemplo prático. Raiz Quadrada
VHDL - VHSIC Hardware Description Language Exemplo prático Raiz Quadrada Exemplo de um circuito completo Descrição de um circuito que realiza a raiz quadrada de um número natural; Obtenção de um modelo
Leia maisCIRCUITOS SEQUENCIAIS parte 2 Máquina de Estados Finita (FSM)
Fundamentos de Sistemas Digitais 3/outubro/28 CIRCUITOS SEQUENCIAIS parte 2 Máquina de Estados Finita (FSM) profs. Alexandre M. Amory e Fernando G. Moraes Máquina de estados finita (FSM) Uma máquina de
Leia maisIntrodução a Sistemas Digitais
Introdução a Sistemas Digitais Definição Sistemas Digitais Projeto Revisão: Circuitos Combinacionais Circuitos Sequênciais Máquinas de Estados Sistemas Digitais Definição Um sistema digital é um sistema
Leia maisCIRCUITOS DIGITAIS. Contadores e Registradores. Prof. Denis Fantinato Prof. Rodrigo Moreira Bacurau
CIRCUITOS DIGITAIS Contadores e Registradores Prof. Denis Fantinato Prof. Rodrigo Moreira Bacurau Slides baseados nas aulas do Prof. Rodrigo Moreira Bacurau O que será visto nesta aula Projeto de Contadores
Leia maisUFJF FABRICIO CAMPOS
Cap 7 Revisão Teoremas Booleanos Teoremas de De Morgan Portas Lógicas Flip-Flop Mapa de Karnaugh Simbologias Representação Binária Tabela Verdade Cap 7 Revisão Teoremas Booleanos Teoremas de De Morgan
Leia maisUniversidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação Aula 1-P Introdução ao Fluxo de Projeto com ferramentas
Leia maisAULA 2 Implementação de Flip-Flops dos tipos JK e RS Livro Texto pág. 113 a 117 e 124 e 146 a 148 e 150 a 152.
NOTA DE AULA NE7720 ITEMA DIGITAI - II AULA 2 Implementação de Flip-Flops dos tipos JK e R Livro Texto pág. 3 a 7 e 24 e 46 a 48 e 50 a 52..) Estudo do F/F tipo JK. a) Tabela da verdade do F/F tipo JK.
Leia maisCurso Superior de Sistemas de Telecomunicações Unidade São José. Disciplina: Síntese de Sistemas de Telecomunicações 7º Fase
Curso Superior de Sistemas de Telecomunicações Unidade São José Disciplina: Síntese de Sistemas de Telecomunicações 7º Fase Bases tecnológicas Dispositivos Lógicos Programáveis. Introdução à Tecnologia
Leia maisCMP238 Projeto e Teste de Sistemas VLSI
CMP238 Projeto e Teste de Sistemas VLSI Projeto Prof. Fernanda Gusmão de Lima Kastensmidt fglima@inf.ufrgs.br Conteúdo descrição lógica de alto nível (VHDL): componentes da plataforma como memória, contadores,
Leia maisSISTEMAS DIGITAIS (SD)
SISTEMAS DIGITAIS (SD) MEEC Acetatos das Aulas Teóricas Versão 2.0 - Português Aula N o 18: Título: Sumário: Síntese de Circuitos Sequenciais: Minimização do Número de Estados Especificação e projecto
Leia maisConteúdo. Estrutura do código VHDL; Objetos; Tipos; Universidade Federal do Ceará Engenharia da Computação 2
Conteúdo Estrutura do código VHDL; Objetos; Tipos; Engenharia da Computação 2 Engenharia da Computação 3 Armazenamento de código compilado; As bibliotecas são compostas por pacotes; A declaração de um
Leia maisUNIVERSIDADE ESTADUAL PAULISTA. Campus de Guaratinguetá Colégio Técnico Industrial de Guaratinguetá Professor Carlos Augusto Patrício Amorim
unesp UNIVERSIDADE ESTADUAL PAULISTA Campus de Guaratinguetá Colégio Técnico Industrial de Guaratinguetá Professor Carlos Augusto Patrício Amorim 1 Atividades de Recuperação Final Sistemas Digitais II
Leia maisSSC0112 Organização de Computadores Digitais I
SSC2 Organização de Computadores Digitais I 4ª Aula Revisão de Lógica Digital Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br Aula ministrada por Prof. Paulo Sergio Lopes de Souza Revisão de Lógica Digital
Leia maisELD - Eletrônica Digital Aula 6 Circuitos Sequenciais Latches e Flip-Flops. Prof. Antonio Heronaldo de Sousa
ELD - Eletrônica Digital Aula 6 Circuitos Sequenciais Latches e Flip-Flops Prof. Antonio Heronaldo de Sousa Agenda - Circuitos Sequenciais - Conceitos - Conceito e circuitos de Latch RS - Aplicações do
Leia maisELETRÔNICA DIGITAL II. AUTOR: ENG. ANTONIO CARLOS LEMOS JÚNIOR
ELETRÔNICA DIGITAL II AUTOR: ENG. ANTONIO CARLOS LEMOS JÚNIOR 52wz1h@bol.com.br UBERABA MG 2º SEMESTRE 2008 CONTEÚDO PROGRAMADO: 1 Flip-Flop J-K 2 Flip-Flop D 3 Latch D 4 Entradas assíncronas 5 Características
Leia maisExemplo 1 de Projeto de Circuito Síncrono: Multiplicador Binário
PS234 MULTIPLIAOR BINÁRIO Rev. Exemplo de Projeto de ircuito Síncrono: Multiplicador Binário Resumo elaborado por Edith Ranzini, a apartir do livro KIME, R; MANO, M.M. Logic and omputer esign Fundamentals.
Leia maisUNIVERSIDADE ESTADUAL PAULISTA. Campus de Guaratinguetá Colégio Técnico Industrial de Guaratinguetá Professor Carlos Augusto Patrício Amorim
unesp UNIVERSIDADE ESTADUAL PAULISTA Campus de Guaratinguetá Colégio Técnico Industrial de Guaratinguetá Professor Carlos Augusto Patrício Amorim 1 Atividades de Recuperação Final Sistemas Digitais II
Leia maisFPGA & VHDL. Tutorial Aula 1. Computação Digital
FPGA & VHDL Tutorial Aula 1 Computação Digital FPGA Field Programmable Gate Array Dispositivo lógico contendo uma matriz de: Células lógicas genéricas Configuráveis ( programáveis ) para desempenhar uma
Leia maisCIRCUITOS DIGITAIS. Circuitos Sequenciais e Flip-Flops. Prof. Denis Fantinato Prof. Rodrigo Moreira Bacurau
CIRCUITOS DIGITAIS Circuitos Sequenciais e Flip-Flops Prof. Denis Fantinato Prof. Rodrigo Moreira Bacurau Slides baseados nas aulas do Prof. Rodrigo Moreira Bacurau O que será visto nesta aula Flip-Flop
Leia maisCURSO BÁSICO DE VERILOG
CURSO BÁSICO DE VERILOG Seção 1: Visão geral do Verilog Verilog não é uma linguagem de programação de software. Uma linguagem de programação de software é utilizada para executar funções em um processador
Leia maisPDA de Sistemas Digitais em Circuitos Programáveis
56 PDA de Sistemas Digitais em Circuitos Programáveis Codificador FF LUTs 4 LUTs 3 CLBs If-Then-Else 0 3 0 2 With -Select 0 3 0 2 Case 0 3 0 2 Porta Lógica 0 3 0 2 Tabela 3.9 Recursos utilizados do FPGAs
Leia maisLABORG. Parte 1 Introdução à Simulação em VHDL. Ney Laert Vilar Calazans
LABORG Parte 1 Introdução à Simulação em VHDL Ney Laert Vilar Calazans 12/março/2012 Introdução VHDL: Uma linguagem para descrever sistemas digitais Outras linguagens de descrição de hardware SystemC,
Leia mais