Prof V Vargas, IST Contadores 26/11/13, Pg 1/18

Transcrição

1 Prof V Vargas, IST Contadores 26/11/13, Pg 1/18

2 Prof V Vargas, IST Contadores 26/11/13, Pg 2/18 Contadores / 18aº Projecto (solução assíncrona) Recorde-se o itinerário a propósito de circuitos combinatórios: num primeiro passo, fez-se o elenco dos tijolos básicos (ORs, ANDs, ORs, etc.), após o que se abordou a metodologia geral concernindo a sua síntese (Tabelas de Verdade e Mapas de Karnaugh, etc.), num segundo passo, abordaram-se blocos combinatórios general purpose (multiplexers, decoders) após o que se discutiu a sua aplicação na síntese de circuitos combinatórios... A propósito de circuitos sequenciais, procede-se de um modo análogo: num primeiro passo, fez-se o elenco dos seus tijolos básicos específicos (Latches, Flip-flops), após o que se reviu a metodologia geral concernindo a sua síntese (Diagramas de Estado, Modelos de Moore e Mealy, etc.); ir-se-ão agora abordar blocos sequenciais general purpose (contadores, registos, RAM) após o que se discutirá a sua aplicação à síntese de circuitos sequenciais Esta sessão versa, pois, Contadores. Tal como as demais sessões, ir-se-á partir de um Projecto concreto Para produzir um boletim agrafado, um centro de impressão dispõe de uma agrafadora automática: é activada por cada série de 8 folhas à saída da impressora Ao lado, encontra-se um Diagrama Temporal ilustrativo do que se pretende: pressuposto que a impressora assinala o termo da impressão de uma folha com um impulso de curta duração, o circuito pretendido deverá, por cada conjunto de 8 desses impulsos, sinalizar 1 na sua saída Considerando o output da impressora - uma sucessão de impulsos de curta duração -, será tentador usá-los como sinais de relógio do circuito a construir: o circuito será um sistema autónomo no sentido de que não dispõe de quaisquer entradas externas Em si, não é nada de novo: o 15bº Projecto abordou precisamente dois contadores ou Divisores de Frequência (por 2 e por 4) Revendo-os, bastará extrapolar para um Divisor por 8 Vidé ao lado o Diagrama Temporal do Divisor de Frequência por 2 e o respectivo Diagrama de Estados: Inicialmente, a saída do circuito é 0 ; quando ocorre o flanco descendente do relógio (abreviadamente: clock), a saída advém 1 ; no clock seguinte, a saída volta a ser 0 e este ciclo vai-se repetindo indefinidamente (E constata-se que, tendo o circuito recebido 6 impulsos de relógio, a saída exibe apenas 3 impulsos ) Esse comportamento sugere que o circuito terá apenas dois estados, sejam S 0 e S 1 : 1. Considere-se o momento do power-on O circuito ingressa no estado inicial S 0, em que a saída é 0 ; 2. Aquando do clock, ingressa no estado S 1, em que a saída é 1 ; 2. E, no clock seguinte, regressa ao estado inicial, S 0 De posse do Diagrama de Estados do circuito, e em ordem a chegar ao correspondente logigrama, bastará usar a massa cinzenta: é que, bem vistas as coisas, trata-se de um circuito que está continuamente no modo Toggle - o que sugere vivamente usar o flip-flop T em que se forçou a entrada T a ser continuamente 1, vidé ao lado. E quanto ao logigrama de um Divisor de Frequência por 4? Intui-se que será suficiente uma cascata de dois flip-flops T, designem-se eles de Q 0 e Q 1, em que se forçou 1 nas entradas T : Q 0 recebe a sequência de impulsos original, a sua saída vindo a ser o que se interliga à entrada clock de Q 1, vidé ao lado: Q 0 gera um impulso somente após ter recebido dois impulsos clock, e Q 1 produz um impulso apenas depois de Q 0 ter gerado dois impulsos o que significa que, globalmente, Q 1 irá gerar um impulso por cada quatro impulsos originais E quanto ao logigrama de um Divisor de Frequência por 8? Por um raciocínio similar, bastará uma cascata de três flip-flops T, designem-se eles de {Q 2, Q 1, Q 0 }, em que se forçou 1 nas entradas T : globalmente, Q 2 irá gerar um impulso por cada oito impulsos originais Manda a curiosidade determinar qual o conteúdo dos três flip-flops à medida que se vão sucedendo os impulsos originais e constata-se que o conjunto {Q 2, Q 1, Q 0 } (em que Q 2 e Q 0 são, respectivamente, os bits de maior e menor peso) vai assumindo ciclicamente as representações em binário dos (8) números {0, 1, 2, 3, 4, 5, 6, 7}. Por tal motivo, ele designa-se contador cíclico ascendente de módulo 8. Trata-se, entretanto, de um contador assíncrono: os flip-flops não reagem em simultâneo; realce-se entretanto que a ordem com que o fazem é previsível a priori: Q 2 reage só depois de Q 1 o ter feito, e Q 1 reage só depois de Q 0 o ter feito; isso acarreta aquilo que se denomina transientes. Veja-se, em particular, o que sucede quando o contador marca 011 e ocorre um novo clock: Q 0 é o primeiro a reagir (com o que o circuito fica marcando 010 ) e somente depois é que Q 1 reage (ficando então o contador a marcar 000 ) - e somente depois é que Q 2 reage (ficando enfim o contador a marcar 100 )! Se se quisera um contador síncrono, haveria que usar as costumeiras etapas para, do Diagrama de Estados, se chegar ao logigrama ou, melhor ainda, usar a massa cinzenta. É o que se verá já a seguir

3 Prof V Vargas, IST Contadores 26/11/13, Pg 3/18

4 Prof V Vargas, IST Contadores 26/11/13, Pg 4/18 Contadores / 18bº Projecto (solução síncrona) Após os contadores assíncronos, é hora de abordar contadores síncronos: todos os flip-flops são alimentados pelo mesmo clock. Ir-se-á partir dum Projecto concreto que, não por acaso, tem o enunciado do 18aº Projecto Recorda-se ao lado o Diagrama Temporal do comportamento que se pretende Será pacífico que o circuito vai passando ciclicamente por 8 estados distintos, designem-se eles de {S 0, S 1, S 2, S 3, S 4, S 5, S 6, S 7 }. Ao lado, encontra-se o Diagrama de Estados seguindo o modelo de Moore: 1. Considere-se o momento do power-on Será pacífico iniciar o circuito a S 0 ; 2. Aquando do primeiro clock, o circuito transitará para S 1 ; e, com sucessivos clocks, irá percorrendo os restantes estados {S 2, S 3, S 4, S 5, S 6, S 7 } até regressar ao estado inicial. Desenhado o Diagrama de (8) Estados, o método clássico remete para 3 flip-flops, sejam eles {Q 2, Q 1, Q 0 }; há que codificar os estados; por forma a que as saídas dos flip-flops se volvam nos códigos binários dos números {0, 1, 2, 6, 7}, dever-se-á usar o CBN: as saídas serão 000 em S 0, serão 001 em S 1, e assim por diante A etapa seguinte é preencher a Tabela de Transições/Mapa de Karnaugh, vidé ao lado, à esquerda: o nome de cada estado é substituído pelos bits que o codificam: o circuito transita de 000 para 001, de 001 para 010, etc Admitindo que se usam flip-flops T, o passo seguinte será obter as Tabelas com os valores a impor nas entradas {T 2, T 1, T 0 } para lograr as transições de estado em causa após o que se deduzem as expressões simplificadas das entradas {T 2, T 1, T 0 } dos flip-flops e se desenha o correspondente logigrama. (Repare-se que no logigrama não está presente qualquer saída Z : num contador, as saídas são os próprios estados dos flip-flops - mas, se se quisera um Divisor de Frequência por 8, isto é, um circuito que produzisse um flanco descendente após 8 flancos descendentes do relógio, a saída seria, muito simplesmente, Z=Q 2 ) O contador obtido é ascendente (Up): vai incrementando, de 0 até 7 mas poder-se-ia antes requerer um contador descendente (Down): quem não ouviu já a contagem final para um foguetão descolar:, 3, 2, 1, 0? Para o efeito, poder-se-ão seguir os passos acima (que aliás se sumarizam ao lado) mas a lei do menor esforço insta a usar melhor a massa cinzenta, que com menos suor se poderá chegar ao correspondente logigrama (e um bom teste ao leitor será proceder depois de um modo semelhante para lograr o desenho do contador ascendente). Ao lado, ao centro, encontra-se a tabela de codificação de estados para o contador ascendente: lista os sucessivos valores que os flip-flops vão experimentando e o desafio é: como, olhando simplesmente para ela, e reflectindo, deduzir de imediato as expressões das entradas dos flip-flops dum contador descendente? Obviamente, há que ler a tabela de baixo para cima: o contador marca 111, depois 110, etc.. e a pergunta a responder é: quando é que um flip-flop especifico Q i muda de estado - e portanto quando se deve forçar T i =1? 1. Considere-se a evolução de Q 0 : por cada impulso de relógio que recebe, ele oscila de 0 para 1 (ou viceversa) - o que sugere vivamente forçar a entrada T 0 a ser permanentemente 1, vidé ao lado; 2. Considere-se a evolução de Q 1 : aquando dum impulso de relógio, Q 1 oscilará de 0 para 1 (ou viceversa) se e só se o circuito estiver nos estados 110, 100, 010 ou 000 ; a estes estados é comum Q 0 =0 (em contrapartida não havendo qualquer mudança quando Q 0 =1); por outras palavras: T 1 deve ser 1 apenas naqueles quatro estados listados (isto é: quando Q 0 =0) o que se resolve forçando na entrada T o complemento de Q 0 ; 3. Considere-se enfim a evolução de Q 2 : aquando de um impulso de relógio, Q 2 oscilará de 0 para 1 (ou vice-versa) se e só se o circuito estiver nos estados 100 ou 000 ; a estes estados é comum Q 1 =Q 0 =0 (em contrapartida não havendo qualquer mudança quando tal não suceder); por outras palavras, T 2 deve ser 1 apenas quando Q 1 =Q 0 =0) o que se resolve forçando na entrada T o produto dos complementos de Q 1 e Q 0. Os contadores obtidos são síncronos: os flip-flops reagem em simultâneo - as aspas significando que, todavia, ainda há azo à ocorrência de transientes. Veja-se, em particular, o caso de ocorrer um clock quando o contador ascendente marca 011 ; ele deverá passar a marcar 100 ; porém, em virtude de os tempos de propagação não serem efectivamente iguais, virão a suceder-se alguns estados transitórios, cuja sequência é imprevisível a priori: (se Q 0 for o primeiro a reagir e Q 2 for o último a reagir); (se Q 2 for o primeiro a reagir e Q 0 for o último a reagir); - deixa-se ao leitor imaginar outros transitórios A duração de cada estado transitório não excede a diferença entre os tempos de propagação dos flip-flops.

5 Prof V Vargas, IST Contadores 26/11/13, Pg 5/18

6 Prof V Vargas, IST Contadores 26/11/13, Pg 6/18 Contadores / Contador com Enable Considere-se de novo o 18aº Projecto acrescentando-lhe porém um requerimento extra: além de proporcionar a impressão de boletins de 8 folhas agrafadas, pretende-se também facultar aos clientes a impressão de uma folha avulsa, sem a agrafar Como alterar o circuito desenhado, por forma a satisfazer esse requerimento? Por outras palavras: pressuposto que a impressora continua a assinalar o termo da impressão de uma folha com um impulso, como alterar o contador de folhas desenhado para que, quando for o caso da impressão de uma folha individual sem agrafos, ele se mantenha inerte (em 000 )? Considerando que o que faz mexer o contador são os impulsos na sua entrada clock, uma resposta imediata será: interpor, entre a saída da impressora e essa entrada, um AND a activar por um botão Enable: somente quando ele activar o AND é que os impulsos provenientes da impressora alcançam os flip-flops do contador Mas esta resposta não é pacífica: ela conduz a atrasar no tempo a mudança das saídas do contador o que, no contexto de uma solução síncrona, é de todo desaconselhável: imaginando sistemas algo mais complexos, em que os flip-flops em que se concretizam os contadores coexistem com outros flip-flops, há que garantir que, aquando de um clock, todos eles reajam em simultâneo! O desafio é, portanto: como proceder ao enabe/disable do contador sem interferir nos fios que transportam os impulsos de relógio? A única resposta possível é, obviamente, agir sobre a entrada T dos flip-flops aproveitando o facto de que, quando se lhe aplica o valor 0, um flip-flop T permanece no mesmo estado! Veja-se o caso da versão assíncrona: num contador enabled (isto é, quando se premir o botão Enable, Enable=1), os flip-flops deverão estar todos com as entradas T=1 mas, se ele advir disabled (o que se traduz em Enable=0), elas deverão ficar a 0 ; isto sugere de imediato ligar directamente o botão Enable às entradas T dos flip-flops, vidé ao lado. Mas atente-se agora à versão síncrona. É claro que, no que respeita ao flip-flop Q 0, e seguindo a mesma ordem de ideias, ele deverá ter a sua entrada T 0 directamente ligada ao botão Enable Já quanto às entradas dos restantes flip-flops, a solução terá que ser outra mas será fácil descortiná-la: Recordando o intermezzo sobre Enabling/Disabling, bastará interpor, entre a lógica do estado seguinte e cada entrada T, um AND activado pelo tal botão Enable: - quando este advir inactivo (isto é: a 0 ), as entradas T ficam a 0 - e os flip-flops não mudarão de estado; - mas se ele advir activo (isto é, a 1 ), as entradas T ficam com os valores que lhes devem ser aplicados para que os flip-flops evoluam como deve ser. (Abra-se um parêntesis: em si, o logigrama final viola a geografia habitual de dispor à esquerda os flip-flops: o que está à esquerda é, isso sim, um par de ANDs Em rigor, esse par de ANDs faz parte da lógica do estado seguinte mas a sua implantação à esquerda quiçá torne visualmente mais explícita a sua razão de existir: concretizar o enable/disable do contador)

7 Prof V Vargas, IST Contadores 26/11/13, Pg 7/18

8 Prof V Vargas, IST Contadores 26/11/13, Pg 8/18 Contadores / Inicialização de um Contador Há que inquirir: quando se faz o power-on ao contador, qual o estado em que ele ingressa? A resposta é: não se sabe! No Projecto entre mãos, isso tem importância: se, ao fazer-se o power-on, o contador ingressar num estado que não seja S 0, o primeiro boletim terá, agrafadas, menos que 8 folhas (e os restantes boletins estarão mal compostos) Pelo que há que obrigar a que o estado inicial do circuito seja mesmo S 0. Uma primeira solução, assíncrona, é recorrer a entradas assíncronas (Clear). Pressuposto que os flip-flops disponibilizam entradas assíncronas Clear, bastará interligar directamente o botão de inicialização do contador, Init, a essas entradas e isso qualquer que seja a versão (síncrona ou assíncrona) do contador, vidé ao lado. Uma segunda solução, síncrona, é recorrer às entradas T dos flip-flops aplicando-lhes os valores pertinentes para que, quaisquer que sejam os seus estados no power-on, ingressem no estado 0. Pode entrever-se esta solução como aplicação particular de uma operação mais geral dita de carregamento em paralelo e que consiste em, por activação de uma entrada denominada Load, forçar o contador a um valor específico, seja {D 2 D 1 D 0 }. É a ela que serão então devotadas as próximas linhas: Uma primeira interrogação é esta: se se quiser que um flip-flop T fique memorizando um valor genérico D, que é que se deve aplicar na sua entrada T? A resposta é dada pela respectiva Tabela de Excitação, vidé ao lado: deverá aplicar-se-lhe o XOR entre o estado Q do flip-flop e esse valor D. Aceite este considerando e, por mor de simplificação, cingindo por agora a análise ao flip-flop Q 0, o que no fim de contas se tem em vista é o seguinte: - que, quando Load=0, o contador se comporte como tal, isto é, incremente (em módulo 8) no próximo impulso de clock o que se volve em impor T 0 =1; - que, quando Load=1, o contador carregue um valor {D 2 D 1 D 0 } em paralelo, isto é, que, no próximo impulso de clock, o flip-flop Q 0 tome o valor D 0 o que se volve em impor T 0 =Q 0 XOR D 0. Por outras palavras: conforme o valor de Load, assim há que aplicar em T 0 um de dois valores diferentes. Isso aponta para, à sua entrada, se interpor um multiplexer, cuja entrada de selecção seja aquele valor Load, e cujas entradas de dados sejam os valores que T 0 poderá assumir, vidé ao lado. O que se afirma acerca da entrada T 0 pode generalizar-se às demais entradas T : a cada uma será aplicada a saída de um multiplexers, com a mesma entrada de selecção, Load, e cujas entradas de dados serão os valores que essa entrada T específica poderá assumir. E equipando esse multiplexer com uma entrada Enable, poder-se-ão providenciar três modos de funcionamento: 1. se Enable=0 (isto é: se a entrada Enable estiver inactiva), as saídas dos multiplexers serão 0 pelo que as entradas dos flip-flops ficarão sendo T=0: no próximo clock, não mudarão de estado; 2.- se Enable=1 (isto é: se a entrada Enable estiver activa), as entradas dos flip-flops ficarão sendo as saídas dos multiplexers oferecendo-se então duas alternativas: 2.1 se Load=0, a saída do multiplexer será o valor na sua entrada de dados numerada 0 pelo que o contador se irá comportar como tal: incrementará no próximo impulso de clock; 2.2 se Load=1, a saída do multiplexer será o valor na sua entrada de dados numerada 1 pelo que o contador irá, no próximo impulso de clock, carregar o valor {D 2 D 1 D 0 }. (O logigrama final volta a violar a geografia habitual de dispor à esquerda os flip-flops: o que se encontra à esquerda são, isso sim, multiplexers e XORs Em rigor, eles fazem parte da lógica do estado seguinte mas a sua implantação à esquerda quiçá torne visualmente mais explícita a sua razão de existir: concretizar os três modos de funcionamento do contador) Se se dispor de um contador assim, então a sua inicialização a S 0 volve-se em fazer o carregamento em paralelo de {D 2 =0, D 1 =0, D 0 =0}

9 Prof V Vargas, IST Contadores 26/11/13, Pg 9/18

10 Prof V Vargas, IST Contadores 26/11/13, Pg 10/18 Contadores / Contadores modulo M=2 n Os contadores sugeridos como solução para o Projecto entre mãos são de módulo 8 mas certamente que não será um trabalho de Hércules generalizá-los a um módulo que seja uma potência-de-2, M=2 n (isto é, passando ciclicamente pelos valores {0, 1, 2,, M-1} e regressando depois a 0, etc. Considere-se, nomeadamente, um contador de módulo 2 4 =16. Ao lado, ao centro, encontra-se a tabela de codificação de estados para o contador ascendente: lista os sucessivos valores que os flip-flops vão experimentando e, olhando simplesmente para ela, e reflectindo, não custa deduzir de imediato as expressões das entradas dos flip-flops: Considere-se primeiramente a versão assíncrona: 1. Veja-se a evolução de Q 0 : por cada clock que recebe, ele oscila de 0 para 1 (ou vice-versa) - o que sugere vivamente forçar a entrada T 0 a ser permanentemente 1, vidé ao lado; 2. Quanto a Q 1 : Q 1 oscilará de 0 para 1 (ou vice-versa) se e só se Q 0 passar de 1 a 0 o mesmo é dizer, quando houver um flanco descendente na saída Q 0 ; isso sugere interligar Q 0 à entrada clock do flip-flop Q 1 e forçando 1 na entrada T 1 ; 3. Quanto a Q 2 : Q 2 oscilará de 0 para 1 (ou vice-versa) se e só se Q 1 passar de 1 a 0 isto é, aquando de um flanco descendente na saída Q 1 ; isso sugere interligar Q 1 à entrada clock do flip-flop Q 2 e forçar T 2 =1; 4. Quanto a Q 3 : Q 3 oscilará de 0 para 1 (ou vice-versa) se e só se Q 2 passar de 1 a 0 isto é, aquando de um flanco descendente na saída Q 2 ; isso sugere interligar Q 2 à entrada clock do flip-flop Q 3 e forçar T 3 =1. Considere-se agora a versão síncrona: 1. Considere-se a evolução de Q 0 : por cada clock que recebe, ele oscila de 0 para 1 (ou vice-versa) - o que sugere vivamente forçar a entrada T 0 a ser permanentemente 1, vidé ao lado; 2. Quanto a Q 1 : aquando dum clock, Q 1 oscilará de 0 para 1 (ou vice-versa) se e só nesse momento Q 0 =1 (em contrapartida não havendo qualquer mudança quando Q 0 =0); isso sugere forçar T 1 =Q 0 ; 3. Quanto a Q 2 : aquando de um clock, Q 2 oscilará de 0 para 1 (ou vice-versa) se e só se nesse momento Q 1 =Q 0 =1 (em contrapartida não havendo qualquer mudança quando tal não suceder); isso sugere aplicar em T 2 o produto de Q 1 e Q 0 ; 4. Quanto a Q 3 : aquando de um clock, Q 3 oscilará de 0 para 1 (ou vice-versa) se e só se nesse momento Q 2 =Q 1 =Q 0 =1 (em contrapartida não havendo qualquer mudança quando tal não suceder); isso sugere aplicar em T 3 o produto de Q 2, Q 1 e Q 0. Deixa-se ao leitor deduzir as expressões algébricas das entradas T para um contador síncrono descendente Com isso, ficam reunidas as condições para construir um contador general purpose módulo 16 contemplando as opções que se foram abordando ao longo desta sessão: capaz de incrementar (Up) ou decrementar (Down), ou de carregar em paralelo (Load), e provido de entradas assíncronas (Clear) e de Enable: - pressuposto que os flip-flops disponibilizam entradas assíncronas Clear, ter-se-á que lhes interligar directamente uma entrada Clear (activa a High); - e, com 4 multiplexers à esquerda e 4 XORs, poder-se-ão providenciar três modos de funcionamento: - com uma entrada Enable (activa a High), ficará garantido que, se ela estiver inactiva, as saídas dos multiplexers ficarão inactivas, com o que o contador não mudará de estado; - caso contrário, e de acordo com uma entrada Load (activa a High), - se ela estiver activa, o contador procederá ao carregamento em paralelo dos valores {D 3 D 2 D 1 D 0 }; - caso contrário, contará (incrementando ou decrementado). Para o efeito, a lógica do estado seguinte terá que concretizar ambas as expressões das entradas dos flip-flops (para um contador Up e para um contador Down) cabendo ao plano de multiplexers à direita, cuja entrada de selecção é uma entrada Up (activa a Low), seleccionar as que virão a ser aplicadas nas entradas {T 3, T 2, T 1 e T 0 }. Notas: por mor de simplicidade, os contadores abordados foram desenhados usando flip-flops T; mas isso não é obrigatório: deixa-se ao leitor o seu desenho com outros flip-flops E por mor de clareza, os feedbacks entre as saídas dos flip-flops e as entradas T foram concretizados com ANDs, MUXes e XORs - com óbvias repercussões na frequência máxima do clock: deixa-se ao leitor o seu redesenho no sentido de aumentar essa frequência

11 Prof V Vargas, IST Contadores 26/11/13, Pg 11/18

12 Prof V Vargas, IST Contadores 26/11/13, Pg 12/18 Contadores / Contadores: símbolos IEC O circuito a que se chegou requere bastantes tijolos básicos (como seja NANDs) - mas há uma boa notícia para o leitor: o mercado disponibiliza integrados funcionando assim, como seja a série SN74161/163. Isso faz apelo a conhecer a simbologia IEC que lhe diz respeito Ao lado, exemplifica-se a aplicação da Standard à interpretação dos esquemas de dois contadores. Todos têm o título CTR 4; mas são admissíveis outros títulos, como sejam CTR DIV 16 e CTR DIV 10 (que assinalam contadores de módulos respectivamente 16 e 10). Globalmente, os contadores têm uma entrada clock comum a 4 flip-flops, uma de reset assíncrono, duas enable ( G3 e G4 }, vários Modos de funcionamento {M 1, M 5, M 6 e M 7 } e uma saída CT ; mais detalhadamente: Os contadores disponibilizam uma entrada clock cujo símbolo explicita que eles mudam no flanco ascendente dos impulsos nela recebidos. Estão-lhe associados dois rótulos, que, como se verá adiante, detalham a que dizem eles respeito (Para bom entendedor: trata-se mesmo de uma só entrada: poder-se-ia, em alternativa, agregar os rótulos 1,3,4+ e C2 num só rótulo ( 1,3,4+/C2 ), ou desdobrar o rótulo 1,3,4,7-/C2 em dois ( 1,3,4,7- e C2 )) Ambos os contadores oferecem também uma entrada de reset assíncrono; ela é rotulada com CT=0, e é activa a Low: quando se lhe força um nível Low, o contador é reposicionado a 0000 (Se se quisera antes especificar uma entrada de reset síncrono, ter-se-ia que prefixar o rótulo com o pertinente sufixo da entrada clock, seja 2CT=0 ). O título CTR 4 assinala que se trata de um contador com 4 flip-flops; estes encontram-se na cave do símbolo assinalando-se que tanto as suas entradas como as saídas são acessíveis externamente; neles, - 2D afirma que do ponto de vista exterior se comportam como flip-flops D, o prefixo 2 clarificando que reagem a impulsos na entrada de clock C2 ; - esclarece-se, com parêntesis, [ e ], o seu peso relativo: {1, 2, 4, 8} (Para bom entendedor: o contador marca um número, de 0 a 15, através do seu código binário - em que os pesos dos bits crescem de cima para baixo) Ambos os contadores disponibilizam, além das saídas dos flip-flops, uma saída CT : - no contador de cima, ela fica activa (advém High) se e só se o contador marcar 15 - e, além disso, a entrada enable G3 estiver activa (vidé sufixo em G3 e prefixo 3 em CT ); - no contador de baixo, ela fica activa (advém Low) se e só se a entrada enable G3 estiver activa (vidé sufixo em G3 e prefixo 3 em CT ) - e o contador marcar 0 (estando activa a entrada M 7, vidé prefixo 7 em CT ) ou 15 (estando activa a entrada M 6, vidé prefixo 6 em CT ); Os contadores oferecem duas entradas de enable, G, activas a High, a que estão associados sufixos, 3 e 4 : - o prefixo 3 ocorre nas entradas de clock e na saída CT : o contador incrementa ( + ) ou decrementa ( ) se e só se a entrada G3 estiver enabled, e a saída CT permanecerá inactiva enquanto G3 o estiver também; - o prefixo 4 ocorre nas entradas de clock: o contador incrementa ( + ) ou decrementa ( ) se e só se a entrada G4 estiver enabled. Entradas rotuladas M i, como sejam M 1, M 5, M 6 e M 7, providenciam a escolha do modo de funcionamento do contador; para determinar a que diz respeito um modo sufixado com i, procura-se, no símbolo IEC, entradas com rótulos prefixados com i : - quanto a M 1, o prefixo 1 surge associado aos sinais + e : se estiver activa, o contador conta (incrementa ou decrementa); - quanto a M 6, o prefixo 6 surge (no contador de baixo) associado ao sinal + de que se conclui que, quando estiver activa, o contador incrementa; - quanto a M 7, o prefixo 7 surge (no contador de baixo) associado ao sinal de que se conclui que, quando estiver activa, o contador decrementa; - quanto a M 5, o prefixo 5 surge associado às entradas dos flip-flops: se estiver activa, o contador carrega em paralelo os valores então aplicados nessas entradas. Atente-se que {M 1 e M 5 } caracterizam uma mesma entrada: se ela estiver High, o contador funciona no modo 1 e se estiver Low, funciona no modo 5 ; idem para {M 6 e M 7 }: se a entrada a que dizem respeito estiver High, o contador funciona no modo 6 e se estiver Low, funciona no modo 7. Para facilitar a leitura, poder-se-ão incluir comentários entre parêntesis rectos; vidé, por exemplo, M5 [Load] Resta ver como se aplica esta notação em logigramas envolvendo contadores É o que se vai ver de mediato

13 Prof V Vargas, IST Contadores 26/11/13, Pg 13/18

14 Prof V Vargas, IST Contadores 26/11/13, Pg 14/18 Contadores / 18cº Projecto Considere-se que um grupo de amigos pretende um dado electrónico para jogar: com Start, o circuito conta os impulsos de relógio, ciclicamente, de 1 a 6 ; com Stop, ele interrompe a contagem, e mostra o número que ele marca, num display de 7-LEDs, vidé ao lado. Deixando ao leitor o desenho do codificador de 7-LEDs um circuito que, recebendo um dígito codificado em binário de 3-bit, assinale os LEDs {a, b, c, d, e, f, g} a acender, resta construir um contador ciclico de 1 a 6. Diferentemente dos contadores anteriores, trata-se agora de um cujo módulo, 6, não é potência-de-2, e que não começa / recomeça em 0! Mas o seu desenho continua a ser trivial: conforme ao método clássico, e ao modelo de Moore, e optando por flip-flops T, o resultado é um logigrama com três flip-flops, 2 ORs e 4 ANDs. (Atente-se, que aquando do power-on, o circuito pode ingressar nos estados 000 ou 111 ; se isso suceder, - as entradas T advêm então, respectivamente, 001 e o que significa que no primeiro clock a seguir ao power-on, os estados passarão a ser, respectivamente, 001 e 000 ; - no clock seguinte, serão 010 (que é o estado a seguir a 001 ) e 001 (que é o estado a seguir a 000 ). Isto é: se o Stop ocorrer após os dois primeiros clocks, o circuito já estará na contagem cíclica requerida) O logigrama exige vários integrados e a lei do menor esforço leva a uma pergunta: será possível uma solução mais fácil para este Projecto, pelo recurso a um contador no mercado? E a resposta é sim, vidé ao lado: - antes de mais, recorre-se a um contador cujo módulo cubra os 6 estados que o circuito requere; aquele presente no logigrama ao lado tem 4 flip-flops portanto contando ciclicamente {0, 1, 2,, 15}; - resta providenciar para que, ao atingir a contagem 6, o contador regresse a 1 no clock seguinte; isso pode lograr-se se ele disponibilizar dois modos de funcionamento: - um, seja M 1, em que o contador incrementa {1, 2, 3, 4, 5, 6} e que deve estar quase sempre activo; - e um outro, seja M 4, em que se carrega em paralelo o valor 1 - que deve advir activo quando o contador atingir o valor 6, e apenas então. A necessidade de escolher entre os dois modos de funcionamento volve-se numa entrada própria: consoante o nível eléctrico que lhe for aplicado, High ou Low, assim respectivamente se selecciona M 1 ou M 4. Resta decidir como se controla essa entrada: como obrigá-la a volver-se High ou Low? Reflicta-se: M 4 deve ser activado precisamente quando o contador advir 6 para que, no clock seguinte, e em vez de incrementar para 7, retorne a 1. Tudo se resume, portanto, a detectar o valor 6 nas saídas do contador Ora, o método geral para o lograr é já conhecido: dado um conjunto de entradas, o detector de uma combinação particular delas isto é, um circuito cuja saída fica activa só para essa combinação é um Mintermo dessas entradas! No caso, em que a combinação a detectar é 0110, isso conduz ao produto Q Q 3 2 Q 1 Q 0. Porém, há uma solução mais simples: a lista dos (6) valores admissíveis mostra que a combinação 0110 se distingue das outras em que somente nela é que Q 2 =Q 1 =1; isso conduz a um AND entre, só, Q 2 e Q 1 : será quando ele advir activo que se deve activar M 4 (para que o contador, em vez de incrementar para 7, retorne a 1 ). Entretanto, no contador figurado, M 4 é activo a Low o que impõe que a saída desse AND seja activa a Low; quando isso suceder, o contador carregará o que estiver sendo aplicado nas entradas {D 3, D 2, D 1, D 0 } e porquanto se pretende que ele retorne a 1, deverão ser-lhe aplicados precisamente os bits No próximo clock, então, o contador regressará a 1 e de imediato o AND entre Q 2 e Q 1 ficará produzindo o nível High com isso activando M 1 : no próximo clock, e até chegar a 6, o contador irá incrementando Quanto às entradas Start e Stop, elas ficarão ligadas à entrada enable G3 : aquando do Start, ela ficará activa, e o contador contará ciclicamente e, aquando do Stop, fica inactiva: pára, e mostra o seu conteúdo no display (Atente-se: no power-on, o contador pode ingressar nos estados 0000, 0111, 1000, 1001, 1010, 1011, 1100, 1101, 1110 ou 1111 ; se isso suceder, o estado passará a ser 001 após, quando muito, seis clocks a seguir ao power-on: se o Stop ocorrer só depois, o circuito já estará na contagem cíclica requerida) Este Projecto envolve um contador de módulo (6) inferior ao daquele que o mercado disponibiliza (16) pelo que se intui o porquê do próximo Projecto: abordar um contador com um módulo superior (a 16)

15 Prof V Vargas, IST Contadores 26/11/13, Pg 15/18

16 Prof V Vargas, IST Contadores 26/11/13, Pg 16/18 Contadores / 18dº Projecto Uma linha de produção de compotas envolve embalamento automático. Os frascos de compota são dispostos em caixas de capacidade 20, divididas por 4 linhas de 5 frascos. Estes chegam a uma plataforma um-a-um, por um tapete rolante. Por cada 5 frascos, é actuado um vai-vem que os alinha e encosta aos que já estão na plataforma. Por cada 20 frascos, é actuado um braço mecânico, que, mediante um imã, ergue os frascos e os põe numa caixa O diagrama temporal ao lado lembra o do 18aº Projecto - que remeteu para um divisor de frequência por 8 Agora, o vai-vem é actuado por cada 5 frascos, e o braço mecânico é actuado por cada 4 vai-vens ; isso remete para dois divisores de frequência: um por 5 e outro por 4 Após o Projecto anterior, será pacífico o seu desenho a partir de dois contadores de módulo 16, {W, E}; bastará no fim dispô-los em série: a entrada clock de W receberá um impulso por cada frasco chegando e a entrada clock de E receberá os impulsos à saída de W Ora, essa é uma solução assíncrona e o desafio agora é elaborar uma solução síncrona não, é claro, seguindo os passos do método clássico, mas recorrendo a contadores de módulo 16 É o que se vai ver: O braço mecânico é actuado por cada 20 frascos Sendo 16 1 <20<16 2, isso obriga a dispor dois contadores, sejam {N, S}, cujas entradas clock recebam o mesmo clock : um impulso por cada frasco que chegue. Cada contador dispõe de dois modos de funcionamento {M 1 e M 2 } (incremento e carregamento em paralelo); tem uma saída CT que advém High se e só se marcar 15 ; detém uma entrada enable G 3 que necessita estar activa para que ele incremente (e para que a saída CT possa advir activa); comporta uma entrada assíncrona de reset, activa a Low; e disponibiliza 4 entradas onde aplicar os valores 0000 que se pretende carregar em paralelo. Activando o enable G 3 e o modo M 1 (e após reset inicial a {N, S}), é claro que, e por cada clock, eles irão incrementar, marcando pari passu o mesmo valor sem qualquer interesse O que conviria é que {N, S} fossem apresentando os números que se encontram ao lado à esquerda e que, não por acaso (e substituindo os símbolos {A, B., F} pelos respectivos códigos binários), são os códigos na base 16 dos números {0, 1,, 255} Em ordem a apreender como interligar os contadores, bastará olhar para esses números e reflectir: - N limita-se a incrementar em módulo 16 o que aponta para forçar a entrada enable G 3 a ser sempre High; - já S só incrementa quando N atinge 15 ; a sua entrada enable G 3 deverá então ser High só quando N marcar 15 - o que é o mesmo que dizer: quando a saída CT de N estiver activa; isso aponta para ligar essa saída CT à entrada G 3 de S : enquanto N for assumindo valores {0,, 14}, CT mantém-se inactiva - e S não se altera mas, ao chegar a 15, CT advém High com o que G 3 advém activa: no clock seguinte, S incrementa. (O circuito assim obtido, incrementando ciclicamente de 0 a 255, é, obviamente, um contador de módulo 16 16=256; convida-se ao leitor a desenhar o logigrama de um contador de módulo ) Dirá o leitor que o circuito desenhado à esquerda não serve: a contagem deveria retornar a 0 após 19 frascos! {N, S} deveriam antes apresentar os números {00, 01,, 34} ao lado à direita: há que alterar o circuito: - N incrementa em módulo 5 o que se logra forçando a sua entrada enable G 3 a ser sempre High, mas seleccionando M 2 ao marcar 4, para, no clock seguinte, carregar 0000 ; ora, a lista dos (5) valores admissíveis mostra que 0100 se distingue dos outros em que só nele é que Q 2 =1: deve activar-se M 2 quando Q 2 advir activa (o que conduz, e sendo M 2 activo a Low, a um inversor entre Q 2 e a entrada M 2 ); quando isso suceder, deve S incrementar o que se logra ligando também Q 2 à entrada enable G 3 de S ; - S incrementa em módulo 4 o que se logra forçando o modo M 2 ao marcar 3, para, no clock seguinte, carregar 0000 em paralelo; olhando a lista dos (4) valores admissíveis, deduz-se que M 2 deve activar-se quando advir activo o AND entre Q 1 e Q 0 (devendo o AND ter uma saída com a mesma polaridade que M 2 : Low). (Por mor de completude: a solução assíncrona acima não é única: no desenho de {W, E} ficou implícito o carregamento de mas é viável outra solução: agir nas entradas assíncronas CT=0! Na prática, e em vez de limitar {W, E} a contarem só até 5 e 4, deixar que atinjam 6 e 5 - forçando imediatamente o seu reset: - admita-se que W atingiu 0100 ; no clock seguinte, transita para 0101, isto é: fica sendo Q 2 =Q 0 =1; então, incluindo um AND entre Q 2 e Q 0, e ligando a sua saída à entrada CT, esta advém activa, forçando W a retornar de imediato a 0000 : salvo um curtíssimo transiente, W passou de 0100 a 0000 : conta em módulo 5; - admita-se que E atingiu o valor 0011 ; no clock seguinte, ele transita para 0100, isto é: Q 2 advém activo; então, com uma ligação directa de Q 2 à entrada CT, esta advém activa, forçando E a retornar de imediato a 0000 : salvo um curtíssimo transiente, E passou de 0011 a 0000 : conta em módulo 4) Posto que é mister uma entrada Reset que inicialize {W, E} a 0000, convém, é claro, um OR à entrada CT, vidé ao lado, com a mesma polaridade que essa saída: Low)

17 Prof V Vargas, IST Contadores 26/11/13, Pg 17/18

18 Prof V Vargas, IST Contadores 26/11/13, Pg 18/18 Contadores / Contadores Exóticos Os contadores desenhados até agora foram-no sobre flip-flops T: de facto, o método clássico de síntese sobre flip-flops D aparenta ser mais rápido, no sentido de que, obtida a Tabela de Transições, estão outrossim obtidas as Tabelas de Verdade das entradas dos flip-flops D; mas o leitor pode verificar que elas se volvem em expressões algébricas para as entradas não tão simples como as obtidas se se usar flip-flops T Isso, porém, não tem demovido a investigação no sentido de inventar contadores/divisores-de-frequência suportados em flip-flops D - com menos hardware do que aquele a que conduz tal método de síntese. Ao lado, encontram-se os logigramas de alguns desses contadores, todos eles envolvendo apenas 3 flip-flops Uma característica comum dos logigramas ao lado é o serem eles uma série de flip-flops ordenados, entre um primeiro à esquerda e um último à direita sendo que para o segundo, terceiro, até ao último, a entrada D de um flip-flop D recebe o valor na saída Q do flip-flop D que o antecede: o que é específico de cada contador é, apenas, o valor aplicado na entrada D do primeiro flip-flop Admita-se que o estado inicial é 100 ; aquando do primeiro clock após a inicialização, e de facto para todos os clocks seguintes, vai suceder o seguinte: - pois que a entrada D do segundo flip-flop D recebe o valor à saída Q do primeiro, o seu estado vai ficar sendo o do primeiro na altura em que ocorreu o clock; - e, ao mesmo tempo, e pois que a entrada D do terceiro flip-flop D recebe o valor à saída Q do segundo, o seu estado vai ficar sendo o do segundo na altura em que ocorreu esse clock; - e por aí fora: há como que um deslize, do conteúdo dos dois primeiros flip-flops à esquerda para os flip-flops adjacentes à sua direita As únicas interrogações que sobram são as seguintes: como vai ficar o estado do primeiro flip-flop, e qual a subsequente contagem? Num contador em anel, o primeiro flip-flop recebe o valor da saída do último flip-flop. A consequência disso revela-se na tabela que o acompanha: um ciclo através dos estados , após o que regressa ao estado inicial, 100. Trata-se, pois, de um contador de módulo 3. Num contador Johnson, o primeiro flip-flop recebe o inverso do valor da saída do último flip-flop. A consequência disso revela-se na tabela que o acompanha: partindo do estado inicial 100, um ciclo através de 6 estados, após o que regressa ao estado inicial. Trata-se, pois, de um contador de módulo 6. Num contador Linear feed-back shift-register, o primeiro flip-flop recebe o XOR dos valores das saídas dos dois últimos flip-flop. A consequência disso revela-se na tabela que o acompanha: partindo do estado inicial 100, um ciclo através de 7 estados, após o que regressa ao estado inicial. Trata-se, pois, de um contador de módulo 7. Avaliando os contadores assim construídos, é clara a sua vantagem, sobretudo para os dois primeiros contadores: não havendo gates na lógica do estado seguinte (a malha combinatória que gera os novos valores a aplicar às entradas dos flip-flops), eles são mais rápidos; fazem-no, porém, à custa de uma desvantagem, a de que desperdiçam o espaço admissível de contagem dos flip-flops: 3 flip-flops habilitam a construir circuitos contando em módulo 8 Como é da praxe, há porém que inquirir: quando se faz o power-on aos contadores, qual o estado em que eles ingressam? A resposta é: não se sabe! Aqui, isso tem importância: se, ao fazer-se o power-on, ingressarem num estado que não seja 100, a sequência será outra, até pode suceder que não ingressem nos ciclos exibidos Pelo que há que obrigar a que o estado inicial do circuito seja mesmo 100. Isso logra-se com uma entrada Init, e alterando o logigrama concretamente, fazendo o carregamento em paralelo dos valores 100, vidé ao lado (ou, em alternativa, agindo sobre as entradas assíncronas de Clear e Preset) - para que, ao advir ela activa, os flip-flops ingressem no estado inicial 100.