MINISTÉRIO DA EDUCAÇÃO SECRETARIA DE EDUCAÇÃO PROFISSIONAL E TECNOLÓGICA INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SANTA CATARINA BACHARELADO EM CIÊNCIA DA COMPUTAÇÃO DISCIPLINA: ELETRÔNICA DIGITAL CIRCUITOS SEQUENCIAIS (Unidade 5) 1
Circuitos Sequenciais...RELEMBRANDO... Um circuito Latch possui duas saídas (Biestável), uma para o valor normal (Q) e outra para o valor complementar ( Q); O Latch é implementado a partir de portas lógicas, mas usando a característica de realimentação Tipos Básicos de Latch Latch SR Latch D Latch JK 2
Simulação utilizando o Logisim: Circuitos Sequenciais...RELEMBRANDO... Tabela Simplificada Latch SR (Set-Reset) Entradas Saídas S R Q A Q F 0 0 0 Não-Muda 0 1 0 Q = 0 1 0 0 Q = 1 1 1 1 Inválida 3
Sinal de Clock...RELEMBRANDO... Sinal de referência para circuitos sequenciais; Os momentos exatos em que uma saída qualquer pode mudar de estado são determinados pelo sinal de clock (Circuito Síncrono); Sinal periódico! O principal trabalho de um sinal de clock (também chamado de relógio mestre) é disparar os eventos em um circuito digital 4
Sinal de Clock...RELEMBRANDO... Q 5
INTRODUÇÃO AOS FLIP-FLOPs (Princípio de Operação) 6
Circuitos Sequenciais Flip-Flop O flip-flop é um circuito derivado do Latch, no qual a mudança de estado ocorre durante a transição do sinal de Clock. Transição Positiva (Borda de subida) Clock de 0 para 1 Transição Negativa (Borda de descida) Clock de 1 para 0 7
Circuitos Sequenciais Qual a diferença entre Flip-Flop e Latch? O flip-flop é sensível à transição do sinal de clock; O Latch é sensível ao nível do sinal; Para o Flip-Flop assumir um estado de saída (0 ou 1), é necessário que haja uma combinação das variáveis de entrada e de um pulso de clock. Tipos Básicos de Flip-Flop s Flip-Flop SR Flip-Flop D Flip-Flop JK 8
FLIP-FLOP SR (Princípio de Operação) 9
Circuitos Sequenciais Flip-Flop SR (Set-Reset) Este tipo de Flip-Flop deriva do Latch SR. O termo SET representa levar a saída normal (Q) ao nível 1. O termo RESET significa levar a saída normal ao nível 0. Latch SR Simbologia: Indica a entrada de clock sensível a borda de subida 10
Entradas Saída CLK S R Q A Q F 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 Tabela Verdade para o Flip- Flop SR (Set-Reset) Latch SR 11
Entradas Saída CLK S R Q A Q F 0 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 0 0 1 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 Tabela Verdade para o Flip- Flop SR (Set-Reset) Latch SR Para todas as possibilidades onde o clock é 0 (zero), as saídas não sofrem alterações 12
Entradas Saída CLK S R Q A Q F 0 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 0 1 Tabela Verdade para o Flip- Flop SR (Set-Reset) Latch SR Para todas as possibilidades onde o clock é 1 (um), as saídas são de acordo com a característica do Latch SR 13
Circuitos Sequenciais Flip-Flop SR (Set-Reset) Tabela verdade simplificada: Entradas Saída CLK S R Q A Q F 1 0 0 0 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 0 Saída não muda Q = 0 Q = 1 INVÁLIDA (Não usada) A seta indica que ocorre uma borda de subida no clock Tabela Simplificada Entradas Saída CLK S R Q A Q F 0 0 0 Não-Muda 0 1 0 Q = 0 1 0 0 Q = 1 1 1 1 Inválida 14
Circuitos Sequenciais Flip-Flop SR (Set-Reset) Exercício: Dada a variação temporal das entradas SET e RESET ao longo do tempo, qual a forma de onda na saída Q do flip-flop? Considere que inicialmente Q está em 0, e que a borda de clock considerada é a de subida. S R CLK Q 15
Simulação utilizando o Logisim: Circuitos Sequenciais Flip-Flop SR (Set-Reset) Tabela Simplificada Entradas Saída CLK S R Q A Q F 0 0 0 Não-Muda 0 1 0 Q = 0 1 0 0 Q = 1 1 1 1 Inválida 16
Resolução de Exercício Q 17
FLIP-FLOP JK (Princípio de Operação) 18
Circuitos Sequenciais Flip-Flop JK (Iniciais de Jack Kilby, 1958) Este tipo de Flip-Flop deriva também do Latch SR. Contudo, a mudança de estado das saídas é condicionada a transição do sinal de clock pelas portas AND. Latch SR Simbologia: Indica a entrada de clock sensível a borda de subida 19
Circuitos Sequenciais Latch SR Flip-Flop JK Este tipo de Flip-Flop deriva também do Latch SR. Contudo, a mudança de estado das saídas é condicionada a transição do sinal de clock pelas portas AND. Tabela Simplificada Entradas Saídas CLK J K Q A Q F 0 0 0 0 (Não-Muda) 0 0 1 1 (Não-Muda) 0 1 X Q = 0 (Reset) 1 0 X Q = 1 (Set) 1 1 0 1 (Troca - Toggle) 1 1 1 0 (Troca - Toggle) 20
Circuitos Sequenciais Flip-Flop JK Exercício: Dada a variação temporal das entradas J e K ao longo do tempo, qual a forma de onda na saída Q do flip-flop? Considere que inicialmente Q está em 1, e que a borda de clock considerada é a de subida. J K CLK Q 21
Simulação utilizando o Logisim: Circuitos Sequenciais Flip-Flop JK Tabela Simplificada Entradas Saídas CLK J K Q A Q F 0 0 0 0 (Não-Muda) 0 0 1 1 (Não-Muda) 0 1 X Q = 0 (Reset) 1 0 X Q = 1 (Set) 1 1 0 1 (Troca - Toggle) 1 1 1 0 (Troca - Toggle) 22
Resolução de Exercício Q 23
Circuitos Sequenciais...Não se Esqueça... O flip-flop é sensível à transição do sinal de clock, enquanto o Latch é sensível ao nível do sinal. 24
Até a Próxima Aula!! 25