Projetos Digitais e Microprocessadores 2 o Semestre de 2013 Prof. Luis Allan Künzle Exercícios sobre Datapath 24/11/2013

Transcrição

1 Bacharelado em Ciência da Computação DINF / UFPR Projetos Digitais e Microprocessadores o Semestre de 3 Prof. Luis Allan Künzle Exercícios sobre Datapath 4//3 [Exercício ] O circuito abaixo foi projetado para ser um divisor onde a divisão de um dividendo de 8 bits sem sinal (D7...D) por um divisor de 4 bits sem sinal (V3...V) produz um quociente Q7...Q e um resto (R3..R). Entretanto há três erros neste circuito. Circule os problemas e indique como eles podem ser corrigidos. Figura : Divisor [Exercício ] Queremos executar a seguinte instrução de adição imediata: addi r9,r9,6 onde (addi r d,r s,const) corresponde a (r d r s +const). O diagrama da Figura mostra a execução dessa instrução. Vários valores dos barramentos estão preenchidos. Identifique os valores para os doze sinais restantes no diagrama, os quais estão marcados com um símbolo? n, onde n é o índice do valor a ser determinado. Você deve:

2 mostrar os valores em decimal; assumir que o resgistrador r9 contém inicialmente o número 9; marcar com X os valores que não podem ser determinados; justificar cada resultado marcado.?? PC Add Add? 3 Mux addr 996 instr [3 ] Instruction memory Mux RegDst reg reg write reg write data regwrite data data? 8? 4? 9? Registers Shift left ALUSrc ALUOp (add)? 6? 7 Mux ALU addr write addr write data PCSrc MemWrite MemRead data Data memory MemToReg? 5 Mux 6 Ext?? Figura : Diagrama do Exercício [Exercício 3] Considere um conjunto de instruções de um computador SISC (Single Instruction Set Computer) que contém apenas uma instrução: SBN A,B,S, onde SBN significa Subtract and Branch if Negative (Subtrair e Saltar se Negativo). A instrução efetua a seguinte operação: onde: Mem(A) = Mem(A) Mem(B), e se (Mem(A) < ) então PC := PC +S; senão PC := PC + (salto à próxima instrução)

3 Mem(A) corresponde ao conteúdo da memória no endereço A e PC ao contador de programa; o teste é efetuado após a subtração; supõe-se que a largura da memória é tal que um endereço de memória corresponde a um dado ou uma instrução; não é necessário também se preocupar com o tamanho da palavra, que se supõe suficientemente grande para os cálculos; enfim, considera-se que o programa se termina quando sua última instrução é executada. Supõe-sequeMem() = equesepodeutilizar osendereços a9paraarmazenar valorestemporários. Para ositens aseguir, supõe-se que A,B,C. Escrever os programas que permitem efetuar:. Mem(A).. Mem(A) Mem(B). 3. Mem(A) Mem(A) Mem(B) + Mem(C). 5. Mem(A) Mem(B) Mem(C). [Exercício 4] A Figura 3 representa uma unidade de controle microprogramada simples.. Identifique, de forma sucinta, cada elemento da figura (letras A a J), indicando o que é e para que serve. Indique ainda quais os blocos que são ligados ao relógio do circuito.. Suponha que se pretenda utilizar uma unidade de controle como a da Figura 3 para implementar o cálculo do fatorial de um número, com um circuito controlado como o da Figura 4, em que: R e R são registros de 6 bits; LOAD R e LOAD R fazem com que os registros R e R, respectivamente, memorizem os valores presentes nas suas entradas; DEC R faz o registro R decrementar seu valor (LOAD R e DEC R não devem ser ativados simultaneamente); LE é um bit que assume valor se o valor memorizado em R for menor ou igual a ; OP ALU indica o valor que estará presente na saída da ALU em função das suas entradas, podendo assumir quatro valores: ADD(R + R), MUL(R R), ZERO(H) e ONE(H); 3

4 C J A B D H I E F G Figura 3: Unidade de Controle do Exercício 4 Reset é um sinal que indica (ao passar de para ) quando o cálculo do fatorial deve começar. Preencha a tabela (usando tantas linhas quanto achar necessário) com os valores dos sinais, tanto para o circuito controlado quanto para a própria unidade de controle, correspondentes às operações elementares para implementar a função Fatorial, dado um valor presente na entrada Operando. Convenções a serem observadas no preenchimento da tabela: paraossinaisindividuais, usesimseosinalestiverativoenãopreencha a célula da tabela se o sinal estiver inativo; nacolunai (verfigura 3)deixeembranco senãohouversalto, escreva SALTO se houver salto e escreva o nome do sinal de teste se houver salto condicional (caso esse sinal assuma valor ). 3. Qual a razão de ser da operação elementar 7, já que ela é uma cópia da operação? [Exercício 5] A Figura 5 apresenta a arquitetura de um processador simples, que consiste de memória, oito registradores e uma ULA. Cinco dos registradores são descritos a seguir: 4

5 Operando LOAD_R DEC_R R LOAD_R R LE OP_ALU ALU Fatorial Figura 4: Registradores e ALU do Exercício 4 Operação elementar LOAD R DEC R LOAD R OP ALU I J (Reset) : MPC R Operando; R 3 (LE) : MPC 7 4 R R R 5 R R 6 MPC 3 7 (Reset) : MPC 8 MPC 7 Tabela : Tabela do Exercício 4 AC (Acumulador): Este é o registrador de propósito geral. Ele guarda os dados de 6-bits que a CPU necessita para o processamento. MAR (Registrador de Endereçamento de Memória: Mantém o endereço de memória de -bits de palavra de dados/instrução que está sendo referenciada. MDR (Registrador de Dados da Mémoria: Mantém os dados de 6-bits que foram lidos da memória ou que serão nela escritos. PC (Contador de Programa: Guarda o endereço de -bits da próxima instrução. IR (Registrador de Instrução): Guarda a instrução de 6-bits a ser executada. Todas as instruções têm o seguinte formato: 5

6 ACorPC ALUorMAR AC PC ALUorMDR ACWrite PCWrite MDRor Address IRorPC MAR MARWrite Data Out Data In MEMORY MemWrite ACorMem MDR MDRWrite IR IRWrite Figura 5: Circuito de Dados do Processador Simples do Exercício 5 6

7 OPCODE ADDRESS 5 Quatro das instruções da arquitetura são descritas a seguir: LOAD X Carrega o conteúdo do endereço X em AC. STORE X Armazena o conteúdo de AC no endereço X. ADD X Adiciona o conteúdo do endereço X ao conteúdo de AC e armazena o resultado em AC. JUMP X Carrega o valor de X no PC. As fases para execução das quatro instruções listadas acima estão apresentadas na tabela a seguir: Ciclo Ação para LOAD Ação para STORE Ação para ADD Ação para JUMP MAR PC MDR Mem[MAR] PC PC + 3 IR MDR 4 MAR IR[:] se (IR[5..] == ZZZZ) então 5 MDR Mem[MAR] MDR AC MDR Nem[MAR] PC MAR 6 AC MDR Mem[MAR] MDR AC AC + MDR Os estados,, 3 e 4 do diagrama de transições de estado para a máquina de estados finitos que pode ser usada para implementar a unidade de controle da arquitetura são apresentados na Figura 6. Eles correspondem aos passos,, 3 e 4 das fases da descrição da execução das ações, respectivamente. Complete o diagrama de transições de estado para implementar as instruções LOAD, STORE, ADD e JUMP. MARWrite IRorPC= MDRWrite ACorMem= PCWrite ALUorMAR= ACorPC= MDRor= 3 4 IRWrite MARWrite IRorPC= Figura 6: Diagrama de Transições de Estado do Exercício 5 (incompleto) 7

8 [Exercício 6] Considere o circuito da figura 7 abaixo. As linhas mais espessas representam vários fios agrupados, de acordo com o número de bits do barramento. Os componentes triangulares são dispositivos tri-state, que operam como buffers, exceto que possuem uma entrada adicional de habilitação (ENABLE), que quando ativa permite que o dado armazenado no buffer seja dirigido para a saída. A B DRA DRB DBUS DRALU LDA REG A LDB REG B CLK FN ALU Z N Figura 7: Circuito de Dados do Somador do Exercício 6. Os registradores rotulados REG A e REG B também possuem uma entrada de habilitação adicional e são chamados de registradores com habilitação de carga. Quando a habilitação não está ativa, o registrador recarrega a si mesmo com seu valor anterior. Mostre como implementar um registrador com habilitação de carga a partir de um flip-flop D e um multiplexador de duas vias.. A unidade lógica e aritmética (ALU) tem duas entradas de dados (A e B) e, neste circuito, pode realizar somente duas operações, de acordo com um único sinal de controle FN: quando FN =, a saída da ALU é A B quando FN =, a saída da ALU é B A 8

9 A ALU também gera dois sinais de estado que fornecem alguma informação adicional sobre a saída da ALU: Z = quando a saída da ALU é o número N = quando a saída da ALU é um número negativo Assumindo que temos valores de entrada com 8 bits e que é utilizada uma representação em complemento de dois para os valores de dados processados pela ALU, desenhe o diagrama lógico que gera os sinais Z e N a partir da saída da ALU. 3. Projete um controlador que faça com que o circuito acima execute o seguinte algoritmo, que calcula o máximo divisor comum (MDC) das duas entradas: while (a!= b) if (a > b) a := a - b; else b := b - a; O controlador será uma máquina seqüencial síncrona que lê os dois bits de entrada (Z e N) e produz sinais de controle para o controle dos dados no barramento (DRA, DRB, DRALU, LDA, LDB, FN). Ao final do processamento o barramento deverá conter o valor do MDC. (a) Desenhe o diagrama de estados para o controlador. As saídas do controlador dependem somente do estado atual. Indique claramente quais são os estados inicial e final no diagrama. (b) Apresente a tabela verdade que gera os sinais de controle. [Exercício 7] Com os componentes digitais da figura 8, construa um datapath que atenda as seguintes instruções: ADDU R[rd] R[rs] + R[rt]; PC PC + 4 SUBU R[rd] R[rs] - R[rt]; PC PC + 4 ORI R[rt] R[rs] zero ext(imm6); PC PC + 4 LOAD R[rt] Mem[R[rs] + sign ext(imm6)]; PC PC + 4 STORE Mem[R[rs] + sign ext(imm6)] R[rt]; PC PC + 4 9

10 WrEn Addr RegWr Rw Ra Rb INSTRUCTION MEMORY DATA MEMORY busw REGFILE busa busb Addr = ALU Fn ADDER EXTENDER ExtOp PC MUX Figura 8: Componentes para datapath [Exercício 8] Considere um microprocessador com uma memória de 56 palavras de 8 bits, quatro registradores de 8 bits (r, r, r e r 3, endereçados por,,, 3, respectivamente) e o seguinte conjunto de instruções: LW src,dst # r[dst] Mem[r[src]]; PC PC + SW src,dst # Mem[r[src]] r[dst]; PC PC + ADD src,dst # r[dst] r[src] + r[dst]; PC PC + SUB src,dst # r[dst] r[src] - r[dst]; PC PC + MOV src,dst # r[dst] r[src]; PC PC + MOVI Imm,dst # r[dst] sign ext[imm]; PC PC + CMP src,dst # r[dst] if r[src] = r[dst], # r[dst] if r[src] r[dst]; PC PC + JGZ src,dst # PC r[dst], if r[src] >, # PC PC +, otherwise; Na instrução LW src,dst o registrador indicado por dst receberá o conteúdo da posição de memória cujo endereço está armazenado no registrador src. Na instrução ADD src,dst o conteúdo do registrador src será somado ao conteúdo do registrador dst e o resultado será armazenado no registrador dst. Na instrução MOVI Imm,dst o valor imediato Imm, de três bits em complemento de, será armazenado no registrador dst. Na instrução JGZ src,dst o PC recebe o conteúdo do registrador dst caso o conteúdo do registrador src seja maior que zero (saldo condicional), caso contrário ele é apenas incrementado, como nas demais instruções.

11 Todas as instruções têm o seguinte formato abaixo, onde O O O corresponde ao opcode da instrução, S S S corresponde a Imm na instrução MOVI ou ao registrador src nas demais instruções (neste caso, o bit S não é usado) e D D corresponde ao registrador dst. O O O S S S D D [Exercício 9] Projete o datapath que atenda o conjunto de instruções, usando os componentes abaixo. Indique as funções necessárias a ALU. WrEn DATA MEMORY Addr RegWr Src Dst bussrc busw busdst REGFILE INSTRUCTION MEMORY Addr Opcode SSS DD A B Z Fn N ALU ADDER EXTENDER PC MUX Figura 9: Componentes para datapath [Exercício ] Considere a instrução SWAP e o datapath multiciclo, apresentados, respectivamente, nas Figuras e. Complete a tabela abaixo com os sinais necessários, para cada micro-instrução, de forma que a instrução SWAP seja corretamente executada. Sua execução consiste em trocar o conteúdo dos registradores RegBase e RegFonte. OBS: Não é necessário modificar o datapath. µ-instrução SelRegDst SelRegBusA LdReg ALUCtrl tsalu LdSR tskbd LdDPY LdMAR EnMem R/W SelMDR LdMDR tsmdr SelBasePC SelPC LdPC tspc tsadd SelExt LdIR

12 SWAP RegFonte RegBase Figura : Instrução SWAP da Questão EnMem LdMDR SelRegDst R/W RegDst tskbd SelMDR RegA SelRegBusA RegA RegDst RegB DPY MAR Load Load En R / W Val Load MDR RegDst BusA RegBusA RegBusB BusB FILE REGISTER KBD Address LdDPY LdMAR ValMAR MEMORIA MDRMUX LdReg ValMDR LoadReg tsmdr + BASEPCMUX 6 SelBasePC ValPC+ SelPC LdPC ValBasePC PCMUX Load + ValBusA ValBusB ValB 6 6 ValNextPC PC ValPC ValBus tspc ALUBMUX SelB ValImm5 ValImmExt ValBase+Imm ValBus 6 ALUCtrl A B 3 SelExt tsadd ALU ValALU tsalu ValN LOGIC ValZ ValP Load LdSR N Z P 5 SIGNAL EXT. [4..] SIGNAL EXT. SIGNAL EXT. ValBus SIGNAL EXT. RegDst RegA LdIR RegB Instruction Load IR [5] [..] [8..] [5..] [..9] [8..6] [..] Figura : Datapath da Questão