INFRAESTRUTURA DE HARDWARE

Transcrição

1 INFRAESTRUTURA DE HARDWARE LABORATÓRIOS 02: MODELAGEM DE UM COMPONENTE ADDER EM SYSTEMC 1. INTRODUÇÃO O objetivo deste laboratório é modelar o componente combinacional adder (adicionador) em SystemC. Um adder é um circuito digital que executa a adição de números. Em sistemas computacionais ele é utilizado na unidade lógica aritmética e também em outras partes do processador, para calcular os endereços, os índices da tabela, operadores de incrementos e decrementos, e operações semelhantes. 2. Half Adder de 1 Bit O halft adder, apresenta duas entradas do tipo sc_logic A e B e duas saída, também sc_logic, soma (S) e carry (C). O sinal carry representa o estouro para o próximo dígito de uma adição de vários dígitos. Abaixo apresentamos o diagrama lógico de um circuito half adder e a sua tabela verdade Implementação Digite o código SystemC, abaixo, em um arquivo adder1.cpp. Laboratório 02: Modelagem de um componente ADDER de 1-bit: módulo adder 6

2 // módulo adder1 com duas portas de entrada e saída SC_MODULE(adder1) { sc_in<sc_logic> a,b; sc_out<sc_logic> sum, carry; // No constructor será declarado um método chamado do_adder1 SC_CTOR(adder1) { SC_METHOD(do_adder1); Sensitive << a << b; // no método do_adder1 é definida a funcionalidade void do_adder1() { sum = a.read() ^ b.read(); carry = a.read() & b.read(); ; Para baixar esse programa basta digitar esse comando no seu diretório de trabalho. ~$ wget Simulando o half adder de 1 bit Testbench O testbench é um ambiente utilizado para verificar a exatidão ou a solidez de um projeto de hardware ou software. Ou seja, é um ambiente em que o produto em desenvolvimento é testado. Um testbench tem quatro componentes: entrada, procedimentos (que transformam a entrada na saída e que determinam que a saída cumpra as normas) e saída. Para criar o testbench do half adder de 1 bit, vamos criar um arquivo, chamado, adder1- testbench.cpp que declara um SC_MODULE com portas de entrada e saída. Para baixar o testbench basta digitar o comando abaixo. ~$ wget testbench.cpp O código SystemC, abaixo, implementa o testbench do halft adder de 1 bit. Laboratório 02: Modelagem de um componente ADDER de 1-bit: testbench // módulo adder1-testbench com duas portas de entrada e saída SC_MODULE(adder1-testbench) { // Definição das entradas e saídas do testbench sc_out<sc_logic> a_p, b_p; 7

3 sc_in<sc_logic> sum_p, carry_p; No constructor será declarada a thread processo (procedimento) do testbench. SC_CTOR(adder1-testbench) { SC_THREAD(processo); // São definidas as normas que transforma as entrada void processo() { // Caso 1 a_p = SC_LOGIC_0; //Constante valor lógico 0 b_p = SC_LOGIC_0; wait(15, SC_NS); print(); // Caso 2 a_p = SC_LOGIC_0; b_p = SC_LOGIC_1; // Constante valor lógico 1 wait(15, SC_NS); print(); sc_stop(); // Finaliza a simulação // Imprime as entradas e saídas void print() { cout << No tempo: << sc_time_stamp() << endl; cout << a: << a_p.read() << endl; cout << b: << b_p.read() << endl; cout << sum: << sum_p.read << endl; cout << carry: << carry.read() << endl; ; Simulador O simulador é o software que reproduz o testbench. Ou seja, é o software que tem a capacidade de simular o comportamento do sistema. Para criar o simulador do half adder de 1 bit, basta digitar o código SystemC, abaixo, que declara os sinais que liga o testbench ao módulo half adder de 1 bit. Esse código deve ser salvo como adder1-main.cpp Laboratório 02: Modelagem de um componente ADDER de 1-bit: simulador 8

4 #include adder1.cpp #include adder1-testbench.cpp int sc_main(int arg, char* argv[]) { // Declaração dos sinais (fios) sc_signal<sc_logic> a_s, b_s, sum_s, carry_s; // Instanciando o half adder de 1 bit adder1 adder( half_adder ); adder1.a(a_s); adder1.b(b_s); adder1.sum(sum_s); adder1.carry(carry); // Instanciando o testbench adder1-testbench testbench( half_adder_testbench ); testbench.a_p(a_s); testbench.b_p(b_s); testbench.sum_p(sum_s); testbench.carry_p(carry_s); // Executando o simulador por 200 nanosegundo sc_start(200, SC_NS); return(0); Para baixar o adder1-main basta digitar o comando abaixo. ~$ wget main.cpp 3. Full Adder de 1 Bit Um full adder, apresenta três entradas do tipo sc_logic A, B e Cin e duas saída, também do tipo sc_logic, soma (S) e carry (Cout). As entradas, A e B são os operandos e Cin é deslocamentos. O full adder é normalmente utilizado como um componente de uma cascata de somadores, que soma 8, 16, 32,... bits. Abaixo apresentamos o diagrama lógico de um circuito full adder. 9

5 O halft adder, apresenta duas entradas do tipo sc_logic A e B e duas saída, também sc_logic, soma (S) e carry (C). O sinal carry representa o estouro para o próximo dígito de uma adição de vários dígitos. Abaixo apresentamos o diagrama lógico de um circuito half adder e a sua tabela verdade Implementação Um full adder pode ser implementado de diferentes maneiras. O código SystemC, abaixo, implementa uma maneira de implementar o full adder. Digite o código SystemC, abaixo, em um arquivo full_adder1.cpp. Laboratório 02: Modelagem de um componente ADDER de 1-bit: full adder // módulo full_adder1 com três portas de entrada e duas de saída SC_MODULE(full_adder1) { sc_in<sc_logic> a,b, cin; sc_out<sc_logic> s, cout; // No constructor será declarado um método chamado do_adder1 SC_CTOR(adder1) { SC_METHOD(do_adder1); Sensitive << a << b << cin; // no método do_adder1 é definida a funcionalidade void do_adder1() { // Variáveis do tipo lógico para auxiliar no cálculo sc_logic aandb, axorb, CinANDaXORb; 10

6 aandb = a.read() & b.read(); axorb = a.read() ^ b.read(); cinandaxorb = cin.read() & axorb; ; // Calcula a soma e o carry s = axorb ^ cin.read(); cout = aandb cinandaxorb; Para baixar esse programa basta digitar esse comando no seu diretório de trabalho. ~$ wget Simulação Implemente o simulador do full adder, conforme os passos do half adder. 11