Mecanismos para o provimento de tolerância a faltas em Redes-em-Chip
|
|
|
- Lorena Lameira de Sousa
- 7 Há anos
- Visualizações:
Transcrição
1 Mecanismos para o provimento de tolerância a faltas em Redes-em-Chip Cesar Albenes Zeferino Universidade do Vale do Itajaí UNIVALI Laboratório de istemas Embarcados e Distribuídos - LED Itajaí, anta Catarina, Brasil
2 umário 2 Introdução Adicionando tolerância a faltas à rede ocin Resultados Conclusões
3 Introdução 3 Rede-em-Chip (NoC Network-on-Chip) Arquitetura chaveada para comunicação entre núcleos em um sistema intergrado em único chip (oc) Chaveamento por circuitos ou pacotes Motivação para o uso de NoCs Barramentos são reutilizáveis mas possuem desempenho limitado NoCs oferecem - Desempenho escalável - Paralelismo em comunicação - Reusabilidade
4 Introdução 4 Exemplo de NoC ocinfp ocin RAoC - NoC escalável de baixo custo - Roteadores parametrizáveis (Canais e Buffers) - Roteamento estático ocinfp ParI - ParI possui + parametrização - Controle de fluxo - Buffers - Roteamento - Arbitragem L in IFC W in IFC FIF FIF IC IC I R I R idle[ ] [ ] idle[ ] [ ] CPM idle gnt[ ] [ ] idle gnt[ ] [ ] C D W C D W FIF FIF L out FC W out FC
5 Introdução 5 Como todos sistemas eletrônicos, as NoCs são suscetíveis a faltas Uma falta na rede pode levar o sistema a falhar Ação Propagação Falta Erro Falha NoCs tolerante a faltas evitam a propagação do erro decorrente da falha (ex. inversão de um bit) Para que um erro não seja propagado, ele precisa ser primeiramente detectado
6 Introdução 6 Duração Classificação das faltas das faltas e erros quanto à duração Transiente - corre uma vez e não persiste - Crosstalk - Partículas α (EU) Permanente - corre durante a fabricação ou depois de certo tempo - Desgaste físico - Defeito de fabricação - Erro de projeto Intermitente - corre de forma repetida, mais não contínua, no mesmo local - Desgaste em um componente - Flutuações de temperatura e voltagem
7 Introdução 7 Duração Classificação das faltas das faltas e erros quanto à duração Transiente - corre uma vez e não persiste - Crosstalk - Partículas α (EU) 80% das faltas em sistemas eletrônicos Permanente - corre durante a fabricação ou depois de certo tempo - Desgaste físico - Defeito de fabricação - Erro de projeto Intermitente - corre de forma repetida, mais não contínua, no mesmo local - Desgaste em um componente - Flutuações de temperatura e voltagem
8 Introdução 8 Detecção de Erros É o aspecto mais importante de tolerância a faltas, pois um sistema não pode tolerar um problema do qual não está ciente A detecção de erros é feita usando-se redundância Tipos de redundância Tipo Ideia básica Exemplo Espacial (física) Adição de haware redundante Replicar um módulo e ter duas réplicas para comparar seus resultados Temporal Execução de operações redundantes Executar duas vezes uma operação e comparar os resultados Informação Adição de bits redundantes ao dado Adicionar bits de paridade a uma palavra
9 Introdução 9 Trabalhos anteriores de TF na ocin Frantz (2007) - Proteção do roteador RaoC (EU e Crosstalk) - HC-H-TMR x CRC e T (menor sobrecusto) Veiga (2010) - Proteção dos canais (Crosstalk) - R. Informação (CRC e Paridade) L in IFC FIF IC I R idle[ ] [ ] CPM idle gnt[ ] [ ] C D W FIF L out FC W in IC idle[ ] idle gnt[ ] C W out IFC FIF I R [ ] [ ] D W FIF FC
10 Introdução 10 Problema de pesquisa Prover uma solução de baixo custo que garanta confiabilidade e a disponibilidade da rede ocinfp mesmo na presença de faltas do tipo EU e crosstalk. Redundância Espacial - TMR Redundância de Informação - Cabeçalho com a informação de roteamento (RIB) replicada L in IFC FIF IC I R idle[ ] [ ] CPM idle gnt[ ] [ ] C D W FIF L out FC W in IC idle[ ] idle gnt[ ] C W out IFC FIF I R [ ] [ ] D W FIF FC
11 Adicionando tolerância a faltas à rede ocin 11 Técnica para proteção do módulos de roteamento e arbitragem Exemplo: Redundância espacial (TMR) no módulo de roteamento (IC) Bloco IC Registrador Bloco IC Registrador Função de Roteamento Lógica de controle Função de Roteamento Lógica de controle Votador
12 Adicionando tolerância a faltas à rede ocin 12 Técnicas para proteção do RIB Redundância de informação RIB RIB RIB Votador RIB eop bop 0 1 HLP RIB.Xdest RIB.Ydest RIB.Xdest RIB.Ydest RIB.Xdest RIB.Ydest 0 0 Carga Útil 1 0 Terminador
13 Adicionando tolerância a faltas à rede ocin 13 Técnica para proteção do módulos de roteamento e arbitragem Exemplo: Redundância espacial (TMR) no módulo de arbitragem (C) PG PPE Bloco C Bloco C Gerador de Prioridades Codificador Gerador de Prioridades Codificador Controle de Estado Registrador Registrador Controle de Estado Registrador Registrador Lógica de controle Lógica de controle Lógica de controle Votador Votador Lógica de controle Votador
14 Implementação e Resultados 14 Implementação VHDL Quartus ynopsys Configurações utilizadas no roteador ParI Roteamento: XY Controle de fluxo: Baseado em Créditos Árbitro: Round-Robin Memorização: Buffers de profundidade 4 na entrada Tamanho da palavra de dados: 32 bits Tamanho do campo de roteamento (RIB): 8 bits Portas de comunicação ativas: Todas (L, N, E, e W)
15 Implementação e Resultados 15 Custos de silício Implementação Área Combinacional (µm²) Área Não Combinacional (µm²) Área de Ligações (µm²) Área total (µm²) riginal , , , ,28 obrecusto (%) Informação , , , ,45 5,46% Espacial , , , ,85 29,74% Informação + Espacial , , , ,70 35,47%
16 Implementação e Resultados 16 Potência Implementação Potência Total (µw) obrecusto % riginal 2134,70 Informação 2204,80 3,28% Espacial 2224,30 4,20% Espacial + Informação 2272,50 6,46%
17 Conclusões 17 Custo de redundância de informação muito inferior ao de redundância espacial: 5,46% Custo combinado Área: 35,47% Potência: 6,46% Trabalhos futuros Combinar as técnicas deste trabalho com as de Veiga (2010) para proteger também os dados através de (paridade/crc) ystemc para simulação e aiar a taxa de cobertura da das técnicas
18 Mecanismos para o provimento de tolerância a faltas em Redes-em-Chip felski@unii.br Cesar Albenes Zeferino zeferino@unii.br Universidade do Vale do Itajaí UNIVALI Laboratório de istemas Embarcados e Distribuídos - LED Itajaí, anta Catarina, Brasil
Uma Arquitetura de Roteador Parametrizável para a Síntese de Redes-em-Chip
istemas Embarcados Uma Arquitetura de Roteador Parametrizável para a íntese de Redes-em-Chip Frederico G. M. E. anto, Cesar Albenes Zeferino, Altamiro Amadeu usin Resumo As redes-em-chip ou NoCs (Networks-on-Chip)
Mechanisms to Provide Fault Tolerance to a Network-on-Chip
1034 IEEE LATIN AMERICA TRANSACTIONS, VOL. 15, NO. 6, JUNE 2017 Mechanisms to Provide Fault Tolerance to a Network-on-Chip T. F. Pereira, D. R. Melo, Student Member, IEEE, E. A. Bezerra, Member, IEEE and
UNIVERSIDADE DO VALE DO ITAJAÍ CENTRO DE CIÊNCIAS TECNOLÓGICAS DA TERRA E DO MAR CURSO DE CIÊNCIA DA COMPUTAÇÃO
UNIVERSIDADE DO VALE DO ITAJAÍ CENTRO DE CIÊNCIAS TECNOLÓGICAS DA TERRA E DO MAR CURSO DE CIÊNCIA DA COMPUTAÇÃO PROVIMENTO DE TOLERÂNCIA A FALTAS EM REDES-EM-CHIP Área de Sistemas Embarcados por Fabrício
Provimento de Tolerância a Faltas em Redes-em-Chip
Provimento de Tolerância a Faltas em Redes-em-Chip Fabrício Veiga, Cesar Albenes Zeferino Grupo de Sistemas Embarcados e Distribuídos Universidade do Vale do Itajaí (UNIVALI) Itajaí SC Brasil {fabricio.veiga,zeferino}@univali.br
Interface de Comunicação Extensível para a Rede-em-Chip SoCIN
Interface de Comunicação Extensível para a Rede-em-Chip SoCIN Michelle Silva Wangham Cesar Albenes Zeferino Universidade do Vale do Itajaí UNIVALI Laboratório de Sistemas Embarcados e Distribuídos LEDS
Thiago Felski Pereira MECANISMOS PARA PROVIMENTO DE TOLERÂNCIA A FALTAS EM UMA REDE-EM-CHIP
Thiago Felski Pereira MECANISMOS PARA PROVIMENTO DE TOLERÂNCIA A FALTAS EM UMA REDE-EM-CHIP Itajaí (SC), setembro de 2012 UNIVERSIDADE DO VALE DO ITAJAÍ CURSO DE MESTRADO ACADÊMICO EM COMPUTAÇÃO APLICADA
RUBENS VICENTE DE LIZ BOMER USO DE ANÁLISE DE ESCALONABILIDADE PARA ACELERAR A EXPLORAÇÃO DO ESPAÇO DE PROJETO EM SISTEMAS BASEADOS EM REDES-EM-CHIP
RUBENS VICENTE DE LIZ BOMER USO DE ANÁLISE DE ESCALONABILIDADE PARA ACELERAR A EXPLORAÇÃO DO ESPAÇO DE PROJETO EM SISTEMAS BASEADOS EM REDES-EM-CHIP Itajaí (SC), fevereiro de 2017 UNIVERSIDADE DO VALE
Implementação de Canais Virtuais em Redes em Chip
Implementação de Canais Virtuais em Redes em Chip Manoel Pedro de Medeiros Neto 1, Karla Darlene Nepomuceno Ramos 1 1 Laboratório LUMEN - Universidade do Estado do Rio Grande do Norte (UERN) Av. Ayrton
Tolerância a Falhas em Circuitos Integrados Nanométricos
Tolerância a Falhas em Circuitos Integrados Nanométricos de Engenharia Jorge Semião IV Jornada Técnica de Electrotecnia Sistemas Tolerantes a Falhas INSTITUTO SUPERIOR DE ENGENHARIA Universidade do Algarve
Técnicas para obtenção de Tolerância a Falhas
Técnicas para obtenção de Tolerância a Falhas Tolerância a falhas / defeitos Bibliografia H. Kopetz, Design Principles for Distributed Embedded Applications, Kluwer Academic Publishers, 1997. 1 Tolerância
Tolerância a Falhas. Sumário. December 18, Introdução e Terminologia. Modelos de Falha
Tolerância a Falhas December 18, 2009 Sumário Introdução e Terminologia Modelos de Falha Tolerância a Falhas (Fault-tolerance) Sistemas distribuídos possuem modos de avaria parcial: Alguns componentes
Modelagem e Simulação de Mecanismos de Sincronização entre Unidades Reconfiguráveis para Projeto Baseado em Redes em Chip
Modelagem e Simulação de Mecanismos de Sincronização entre Unidades econfiguráveis para Projeto Baseado em edes em Chip Tiago Patrocinio, Natasha ebelo, Ivan Saraiva Silva Departamento de Computação Universidade
Redundância Modular Tripla
Instituto Superior de Engenharia do Porto Mestrado de Engenharia Electrotécnica Automação e Sistemas Disciplina de Síntese Alto Nível de Componentes Programáveis Redundância Modular Tripla Elaborado por:
Topologias de Arquiteturas de Comunicação
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES Topologias de Arquiteturas de Comunicação Alexandre Amory Edson Moreno 2 / 31 Índice 1. Introdução 2. Topologias 3. Exercícios 3 / 31 Topologias de Infra-estruturas
VALIDAÇÃO DA REDUÇÃO DO CONSUMO DE POTÊNCIA EM NOC UTILIZANDO ESQUEMAS DE CODIFICAÇÃO
VALIDAÇÃO DA REDUÇÃO DO CONSUMO DE POTÊNCIA EM NOC UTILIZANDO ESQUEMAS DE CODIFICAÇÃO Cristiano Rosa dos Santos (1) cristiano.santos@senairs.org.br 1 1 Universidade de Santa Cruz do Sul (UNISC) Resumo:
UNIVERSIDADE DO VALE DO ITAJAÍ PRÓ-REITORIA DE PÓS-GRADUAÇÃO, PESQUISA, EXTENSÃO E CULTURA PROGRAMA DE MESTRADO ACADÊMICO EM COMPUTAÇÃO APLICADA
UNIVERSIDADE DO VALE DO ITAJAÍ PRÓ-REITORIA DE PÓS-GRADUAÇÃO, PESQUISA, EXTENSÃO E CULTURA PROGRAMA DE MESTRADO ACADÊMICO EM COMPUTAÇÃO APLICADA PLATAFORMA PARA AVALIAÇÃO DE DESEMPENHO DE REDE-EM-CHIP
Sistemas Distribuídos Capítulo 8 - Aula 13
Sistemas Distribuídos Capítulo 8 - Aula 13 Aula de hoje Aula Passada Exclusão Mútua Algoritmos de Eleição Tolerância a Falhas Conceitos básicos Modelos de falha Redundância Resiliência de Processo 1 Tolerância
Combinação de Estratégias para Tolerar Falhas em Interconexões e Aumentar o Rendimento na Produção de Redes Intra- Chip
UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL INSTITUTO DE INFORMÁTICA PROGRAMA DE PÓS-GRADUAÇÃO EM MICROELETRÔNICA ANELISE LEMKE KOLOGESKI Combinação de Estratégias para Tolerar Falhas em Interconexões e
Especificação formal de infra-estruturas de Redes-em- Chip visando aplicações baseadas no Padrão H.264/AVC
Especificação formal de infra-estruturas de Redes-em- Chip visando aplicações baseadas no Padrão H.264/AVC Dayanne Rocha 1, Karla D. N. Ramos 1, Claudia M. F. A. Ribeiro 1 Programa de Pós-Graduação em
Análise de Alternativas de Integração do Processador LEON3 em Sistemas Embarcados
Análise de Alternativas de Integração do Processador LEON3 em Sistemas Embarcados Lucas M. V. Pereira 1, Douglas R. Melo 1,2, Cesar A. Zeferino 1, Eduardo A. Bezerra 2 1 Laboratório de Sistemas Embarcados
Implementação de uma Rede em Chip com Suporte a Clusters Dinâmicos e Multicast
UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL INSTITUTO DE INFORMÁTICA CURSO DE ENGENHARIA DA COMPUTAÇÃO THIAGO CABERLON SANTINI Implementação de uma Rede em Chip com Suporte a Clusters Dinâmicos e Multicast
Introdução à Computação
Universidade Federal de Campina Grande Departamento de Sistemas e Computação Introdução à Computação Conceitos Básicos de Eletrônica Digital (Parte IV) Prof. a Joseana Macêdo Fechine Régis de Araújo joseana@computacao.ufcg.edu.br
1. Sistemas de numeração e códigos 23
Sumário 1. Sistemas de numeração e códigos 23 1.1. Conceitos fundamentais 23 1.2. Representações numéricas 24 1.3. Representação de dados numéricos 25 1.4. Sistemas de números e bases numéricas 27 1.4.1.
Circuitos Combinacionais Lógicos
Circuitos Combinacionais Lógicos Pedroni Capítulo 11 Prof. Odilson Tadeu Valle Instituto Federal de Santa Catarina IFSC Campus São José odilson@ifsc.edu.br 1/21 Conteúdo programático 1 Circuitos Combinacionais
UNIVERSIDADE DO VALE DO ITAJAÍ CENTRO DE CIÊNCIAS TECNOLÓGICAS DA TERRA E DO MAR CURSO DE ENGENHARIA DE COMPUTAÇÃO
UNIVERSIDADE DO VALE DO ITAJAÍ CENTRO DE CIÊNCIAS TECNOLÓGICAS DA TERRA E DO MAR CURSO DE ENGENHARIA DE COMPUTAÇÃO GERADOR DE TRÁFEGO PARA REDES-EM-CHIP BASEADO NO PICOBLAZE Área de Sistemas Embarcados
Organização e Arquitetura de Computadores I
Universidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de Computadores I Circuitos Lógicos Combinacionais (Parte
PCS Sistemas Digitais I. Códigos para Detecção e Correção de Erros. Prof. Dr. Marcos A. Simplicio Jr. versão: 3.0 (Jan/2016)
PCS 3115 Sistemas Digitais I Códigos para Detecção e Correção de Erros Prof. Dr. Marcos A. Simplicio Jr. versão: 3.0 (Jan/2016) Adaptado por Glauber (2018) Códigos para Detecção de Erros Erro: dado alterado
Técnicas de comutação
Técnicas de comutação Abordagens para a montagem de um núcleo de rede [Kurose] Comutação Alocação de recursos da rede (meio de transmissão, nós intermediários etc.) para transmissão [Soares] Técnicas de
Suprimento de Energia 20:51 1
Suprimento de Energia 1 Design do Sup. de Energia Requisitos e Objetivos da Missão Geometria, Orbita, Controle, Serviço e Payload Parâmetros orbitais, perfil de consumo. Requisitos de armazenamento em
Sistemas Distribuídos
Sistemas Distribuídos Definição Sistema Distribuído é aquele onde os componentes de software e hardware localizados em redes de computadores comunicam-se e coordenam suas ações apenas por passagem de mensagens.
Redes-em-Chip de Baixo Custo
UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL INSTITUTO DE INFORMÁTICA PROGRAMA DE PÓS-GRADUAÇÃO EM COMPUTAÇÃO RODRIGO DA SILVA CARDOZO Redes-em-Chip de Baixo Custo Dissertação apresentada como requisito parcial
SSC0611 Arquitetura de Computadores
SSC0611 Arquitetura de Computadores 20ª Aula Arquiteturas Paralelas Arquitetura MIMD com Memória Compartilhada Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br Arquiteturas MIMD As arquiteturas MIMD dividem-se
AULA 03: PROCESSAMENTO PARALELO: MULTIPROCESSADORES
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES II AULA 03: PROCESSAMENTO PARALELO: MULTIPROCESSADORES Prof. Max Santana Rolemberg Farias max.santana@univasf.edu.br Colegiado de Engenharia de Computação MULTIPROCESSADORES
Arquitetura de Computadores. Processamento Paralelo
Arquitetura de Computadores Processamento Paralelo 1 Multiprogramação e Multiprocessamento Múltiplas organizações de computadores Single instruction, single data stream - SISD Single instruction, multiple
Análise do Tráfego Interno em uma Rede-em-Chip por meio de Simulação
Análise do Tráfego Interno em uma Rede-em-Chip por meio de Simulação Sérgio Vargas Júnior, Eduardo A. da Silva, Cesar A. Zeferino Laboratório de Sistemas Embarcados e Distribuídos Universidade do Vale
Dispositivos de Lógica Programável
Dispositivos de Lógica Programável Evolução Válvula no início de 1940 Transistor em 1947 Não aquece como as válvulas Fisicamente menor 1961 primeiro integrado TTL 74LSXX Década de 1970 surge SPLD Simple
Eletrônica Digital. Circuitos Combinacionais FACULDADE FUCAPI
FACULDADE FUCAPI Eletrônica Digital Circuitos Combinacionais, M.Sc. Doutorando em Informática (UFAM) Mestre em Engenharia Elétrica (UFAM) Engenheiro de Telecomunicações (FUCAPI) Famílias Lógicas 2 Famílias
Métodos de Teste de Redes-em-Chip (NoCs)
UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL INSTITUTO DE INFORMÁTICA, INSTITUTO DE FÍSICA, INSTITUTO DE QUÍMICA, ESCOLA DE ENGENHARIA PROGRAMA DE PÓS-GRADUAÇÃO EM MICROELETRÔNICA MARCOS BARCELLOS HERVÉ Métodos
O 0 O 1 O 2 O 3 O 4 O 5 O 6 O 7
Notas de Aulas -2 Demultiplex como gerador de função boleana Exemplos, Codificadores - págs. 93 a 02. Exemplo: Gerar esta função f usando DEMUX de 03 variáveis de seleção, sendo S 2 a variável mais significativa.
MULTIPLEXADOR E DEMULTIPLEXADOR
MULTIPLEXADOR E DEMULTIPLEXADOR Organização Básica de Computadores - LAB 2 OBJETIVOS: Adquirir conhecimentos em dispositivos de lógica programável; Estudo do circuito multiplexador; Estudo do circuito
Memória interna para Projeto de Sistema Computacionais com Capacidade de Detecção de Erro de Escrita e Configuração de Recursos de Redundância
Memória interna para Projeto de Sistema Computacionais com Capacidade de Detecção de Erro de Escrita e Configuração de Recursos de Redundância Francisco Carlos Silva Junior (bolsista do PIBITI/CNPq), Ivan
Aula 3 Redes de Interconexão
Aula 3 Redes de Interconexão As redes de interconexão são de fundamental importância nas arquiteturas paralelas Não importa o tipo da arquitetura, todo computador paralelo necessita de uma rede de interconexão
Redes de Computadores
Redes de Computadores Prof. Marcelo Gonçalves Rubinstein Programa de Pós-Graduação em Engenharia Eletrônica Faculdade de Engenharia Universidade do Estado do Rio de Janeiro Ementa Introdução a Redes de
Os sistemas combinacionais a saída depende exclusivamente das condições das entradas, portanto o sistema não possui memória interna.
AULA 1 Introdução aos Sistemas Seqüenciais pg. 111 a 117 1. SISTEMAS COMBINACIONAIS Os sistemas combinacionais a saída depende exclusivamente das condições das entradas, portanto o sistema não possui memória
Capítulo 3. A camada de enlace de dados
slide 1 Capítulo 3 A camada de enlace de dados slide 2 Onde vive o protocolo de camada de enlace? slide 3 Questões de projeto da camada de enlace Serviços de rede da camada de enlace Quadros Controle de
UFSM-CTISM. Comunicação de Dados Aula-17
UFSM-CTISM Comunicação de Dados Aula-17 Professor: Andrei Piccinini Legg Santa Maria, 2012 Definição: Um código de Hamming adiciona um bloco de paridade a um bloco de dados, de forma a que, caso ocorram
Projetos de Circuitos Digitais em VHDL e FPGA
Projetos de Circuitos Digitais em VHDL e FPGA Cap. 3 - Projetos de Circuitos Combinacionais Lógicos com VHDL Prof. Erivelton Geraldo Nepomuceno Engenharia Elétrica UFSJ - Universidade Federal de São João
Computadores Digitais II
Computadores Digitais II Prof. Marcelo Gonçalves Rubinstein Departamento de Eletrônica e Telecomunicações Faculdade de Engenharia Universidade do Estado do Rio de Janeiro Ementa Introdução a Redes de Computadores
Universidade Federal do Rio de Janeiro Informática DCC/IM. Arquitetura de Computadores II. Arquiteturas MIMD. Arquiteturas MIMD
Universidade Federal do Rio de Janeiro Informática DCC/IM Arquitetura de Computadores II Arquiteturas MIMD Arquiteturas MIMD As arquiteturas MIMD dividem-se em dois grandes modelos: Arquiteturas MIMD de
TÉCNICAS DE TOLERÂNCIA A FALHAS APLICADAS A REDES INTRA-CHIP
! PONTIFÍCIA UNIVERSIDADE CATÓLICA DO RIO GRANDE DO SUL FACULDADE DE INFORMÁTICA PROGRAMA DE PÓS-GRADUAÇÃO EM CIÊNCIA DA COMPUTAÇÃO TÉCNICAS DE TOLERÂNCIA A FALHAS APLICADAS A REDES INTRA-CHIP VINICIUS
2 Qualidade de serviço
2 Qualidade de serviço A partir dos anos 90, as redes comutadas por pacotes começaram a substituir as redes comutadas por circuitos devido à ineficiente utilização das redes utilizando tal comutação e
Prof. Leonardo Augusto Casillo
UNIVERSIDADE FEDERAL RURAL DO SEMI-ÁRIDO CURSO: CIÊNCIA DA COMPUTAÇÃO Circuitos Combinacionais MSI Parte 2 Prof. Leonardo Augusto Casillo Codificadores x Decodificadores Decodificadores (em sua maioria)
FPGA & VHDL. Tutorial
FPGA & VHDL Tutorial 2009-2 FPGA FieldProgrammableGateArray Dispositivo lógico contendo uma matriz de: Células lógicas genéricas Configuráveis ( programadas ) para desempenhar uma função simples Chaves
Erros e Protocolos de Recuperação Códigos detectores e correctores de erros.
Erros e Protocolos de Recuperação Códigos detectores e correctores de erros. Instituto Superior de Engenharia de Lisboa Departamento de Engenharia, Electrónica, Telecomunicações e Computadores Redes de
Camada de Enlace de Dados
Camada de Enlace de Dados Camada de Enlace de Dados aborda algoritmos que permitem uma comunicação eficiente e confiável entre dois computadores adjacentes em nível da camada de enlace de dados (adjacentes
Engenharia de Confiança. Helena Macedo Reis Luis Fernando de Souza Moro
Engenharia de Confiança Helena Macedo Reis Luis Fernando de Souza Moro 1 Engenharia de Confiança Preocupada com técnicas que aumentam a confiança e diminui os riscos de falhas Falha pode causar perda de
William Stallings Arquitetura e Organização de Computadores 8 a Edição. Capítulo 5 Memória interna
William Stallings Arquitetura e Organização de Computadores 8 a Edição Capítulo 5 Memória interna Os textos nestas caixas foram adicionados pelo Prof. Joubert slide 1 Tipos de memória de semicondutor slide
Sumário. Introdução a SoCs. Introdução a SoCs. Introdução a SoCs. Introdução a SoCs. Systems on Chips Multiprocessados: MPSoCs
Systems on Chips Multiprocessados: Julian Pontes Sérgio Johann Filho Valderi Leithardt Sumário Software embarcado Projeto baseado em plataformas em A indústria de semicondutores tem aumentado em muito
ELE32 Introdução a Comunicações Codificação de Canal. ITA 2º. Semestre de 2017
ELE32 Introdução a Comunicações Codificação de Canal ITA 2º. Semestre de 2017 manish@ita.br Canal causa erros de transmissão X Y (1-q) 0 (1-p) 0 p p q 1 (1-p) 1 Como proteger informação contra erros de
Códigos de Detecção de Erros 2ª. parte. Prof. Ricardo de O. Duarte DECOM - UFOP
Códigos de Detecção de Erros 2ª. parte Prof. Ricardo de O. Duarte DECOM - UFOP Códigos de Checksum Principais características: Código separável. Usados em Pen-drives, HDs, Floppy Disks, Redes. Código Não
Capítulo 6 Aritmética Digital: Operações e Circuitos
Capítulo 6 Aritmética Digital: Operações e Circuitos slide 1 Temas abordados nesse capítulo: - Adição, subtração, multiplicação e divisão de dois binários. - Diferença entre soma binária e soma OR. - Vantagens
Organização e Arquitetura de Computadores I
Universidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de I Circuitos Lógicos Combinacionais (Adicional) Prof
Desenvolvendo aplicações com LabVIEW FPGA. Rogério Rodrigues Engenheiro de Marketing Técnico Marcos Cardoso Engenheiro de Vendas
Desenvolvendo aplicações com LabVIEW FPGA Rogério Rodrigues Engenheiro de Marketing Técnico Marcos Cardoso Engenheiro de Vendas Agenda O que são FPGAs e por que eles são úteis? Programando FPGAs Hardware
REDUÇÃO DO CONSUMO DE POTÊNCIA DE CIRCUITOS INTEGRADOS UTILIZANDO ESQUEMAS DE CODIFICAÇÃO EM CONJUNTO COM A FERRAMENTA ORION
PROGRAMA DE PÓS-GRADUAÇÃO EM SISTEMAS E PROCESSOS INDUSTRIAIS - MESTRADO Cristiano Rosa dos Santos REDUÇÃO DO CONSUMO DE POTÊNCIA DE CIRCUITOS INTEGRADOS UTILIZANDO ESQUEMAS DE CODIFICAÇÃO EM CONJUNTO
Correção de Erros. Erros de memória de semicondutores podem ser:
Correção de Erros Erros de memória de semicondutores podem ser: Erros graves que constitui um defeito físico permanente; Erros moderados, onde a(s) célula(s) não são capazes de armazenar os dados ou fazem
Hardware Reconfigurável
Universidade Federal do Rio Grande do Norte Departamento de Engenharia de Computação e Automação Hardware Reconfigurável DCA0119 Sistemas Digitais Heitor Medeiros Florencio Tópicos Alternativas de projeto
CMP238 Projeto e Teste de Sistemas VLSI
CMP238 Projeto e Teste de Sistemas VLSI Aula 15 - Projeto Prof. Fernanda Gusmão de Lima Kastensmidt fglima@inf.ufrgs.br Conteúdo System-on-a-Chip & Interface Conceito de System-on-a-Chip System A collection
Sistemas Distribuídos
Tolerância a Falhas Sistemas Distribuídos é a junção de computadores + rede + aplicação onde os computadores que estão conectados em rede coordenam suas ações através de troca de mensagens e se apresenta
8.4) Características da Série TTL Existem diversas subfamílias com diferentes características de capacidade, velocidade e potência TTL PADRÃO, 74 Não são mais indicados, outros dispositivos têm desempenho
SSC0641 Redes de Computadores
SSC0641 Redes de Computadores Capítulo 4 Camada de Rede 4.1 a 4.3 Prof. J ó Ueyama Abril/2011 SSC0641-2011 1 Objetivos do Capítulo 4 Camada de Rede Entender os princípios dos serviços da camada de rede:
Sequência 17 Organização e Hierarquia de Memória
Arquitetura de Computadores Os cincos componentes clássicos do computador Sequência 17 Organização e Hierarquia de Memória Seq.17 Memórias - conceitos 1 Seq.17 Memórias - conceitos 2 Memória A memória
A representação de sistemas digitais. Circuitos combinatórios. Equações algébricas. Tabelas de verdade. Organização: Formas básicas de representação:
ircuitos combinatórios Organização: ormas básicas de representação Síntese por mapas de Karnaugh Projectos com blocos SSI / MSI nálise e teste ircuitos combinatórios - representação de sistemas digitais
DOUGLAS ROSSI DE MELO INTERFACE DE COMUNICAÇÃO EXTENSÍVEL PARA A REDE-EM-CHIP SOCIN
DOUGLAS ROSSI DE MELO INTERFACE DE COMUNICAÇÃO EXTENSÍVEL PARA A REDE-EM-CHIP SOCIN Itajaí (SC), setembro de 2012 UNIVERSIDADE DO VALE DO ITAJAÍ CURSO DE MESTRADO ACADÊMICO EM COMPUTAÇÃO APLICADA INTERFACE
XIRU: Interface de Rede Extensível para Integração de Núcleos a uma Rede-em-Chip
XIRU: Interface de Rede Extensível para Integração de Núcleos a uma Rede-em-Chip Douglas Rossi de Melo 1 Michelle Silva Wangham 1 Cesar Albenes Zeferino 1 Resumo: Para a integração dos núcleos de um sistema
Tolerância a Falhas. June 2, 2010
Tolerância a Falhas June 2, 2010 Sumário Introdução e Terminologia Modelos Redundância Grupos de Processos Leitura Adicional Sumário Introdução e Terminologia Modelos Redundância Grupos de Processos Leitura
PONTIFÍCIA UNIVERSIDADE CATÓLICA DO RIO GRANDE DO SUL FACULDADE DE INFORMÁTICA PROGRAMA DE PÓS-GRADUAÇÃO EM CIÊNCIA DA COMPUTAÇÃO
PONTIFÍCIA UNIVERSIDADE CATÓLICA DO RIO GRANDE DO SUL FACULDADE DE INFORMÁTICA PROGRAMA DE PÓS-GRADUAÇÃO EM CIÊNCIA DA COMPUTAÇÃO IMPLEMENTAÇÃO E AVALIAÇÃO DE MÉTODOS PARA CONFIABILIDADE DE REDES INTRA-CHIP
Sistemas Tolerantes a Falhas
Sistemas Tolerantes a Falhas Estruturando a Redundância em Sistemas TFs Prof. Jó Ueyama 1 Redundância de Software Redundância e diversidade (diversity) Qual a diferença? Algum tipo de diversidade deve
Organização e Arquitetura de Computadores I
Organização e Arquitetura de Computadores I Memória Interna Slide 1 Memória Em informática, memória são todos os dispositivos que permitem a um computador guardar dados, temporariamente ou permanentemente.
Nível da Lógica Digital
Nível da Lógica Digital (Aula 7) Circuitos Lógicos Digitais Básicos Circuitos Integrados CIs (chips/pastilhas) Agrupa portas lógicas Pastilhas de silício DIP (Dual Inline Package) Invóculo c/ 2 linhas
Solução para Planejamento de Redes de Comunicação sem Fio em Ambiente Rural. COPEL - Dis PUCPR - ESCOLA POLITÉCNICA Abril/2017
Solução para Planejamento de Redes de Comunicação sem Fio em Ambiente Rural COPEL - Dis PUCPR - ESCOLA POLITÉCNICA Abril/2017 Desafios para o projeto de uma rede de comunicação sem fio aplicada a Distribuição
MARCELO DANIEL BEREJUCK REDE INTRA-CHIP COM QUALIDADE DE SERVIÇOS PARA USO EM TELECOMUNICAÇÕES
MARCELO DANIEL BEREJUCK REDE INTRA-CHIP COM QUALIDADE DE SERVIÇOS PARA USO EM TELECOMUNICAÇÕES São José (SC), agosto de 2009 UNIVERSIDADE DO VALE DO ITAJAÍ CURSO DE MESTRADO ACADÊMICO EM COMPUTAÇÃO APLICADA
Redes de Computadores
Nível de Enlace Inst tituto de Info ormátic ca - UF FRGS Redes de Computadores Camada de enlace de dados Introdução Aula 06 Aplicação Apresentação Sessão Transporte Rede Enlace Físico Protocolo nível de
PLANEJAMENTO DAS DISCIPLINAS DE SISTEMAS DIGITAIS NA EC3. Workshop de Graduação do PCS Prof. Edson S. Gomi 31 de julho de 2018
PLANEJAMENTO DAS DISCIPLINAS DE SISTEMAS DIGITAIS NA EC3 Workshop de Graduação do PCS Prof. Edson S. Gomi 31 de julho de 2018 Disciplina PréRequisito Semestral Quadrimestral PCS3115 Sistemas Digitais I
ELD - Eletrônica Digital Aula 11 Introdução à Lógica Programável. Prof. Antonio Heronaldo de Sousa
ELD - Eletrônica Digital Aula 11 Introdução à Lógica Programável Prof. Antonio Heronaldo de Sousa Agenda - Introdução - Lógica Programável - Dispositivos de Lógica Programável - Arranjos Lógicos Programáveis
Funções de Lógica Combinacional
Fundamentos de Sistemas Digitais Funções de Lógica Combinacional prof. Dr. Alexandre M. Amory prof. Dr. Edson I. Moreno Referências Sugiro estudarem nesta ordem de preferência: Floyd, Cap 6. ppt segue
TestOut Network Pro - Português PLANO DE CURSO
TestOut Network Pro - Português 3.1.1 PLANO DE CURSO TestOut Network Pro Português 3.1.1 Vídeos: 79 (14:42:48) Demonstrações: 28 (4:41:37) Simulações: 56 Lições de Texto: 76 Exames: 59 Conteúdo: 0.0 Introdução
Dispositivos de Chaveamento
Dispositivos de Chaveamento Raul Queiroz Feitosa Objetivo Ilustrar os conceitos, a estrutura e o comportamento dos circuitos lógicos que realizam as funções de chaveamento. 2 1 Conteúdo Introdução Representação
ENGENHARIA DE SISTEMAS MICROPROCESSADOS
ENGENHARIA DE SISTEMAS MICROPROCESSADOS Prof. Pierre Vilar Dantas Turma: 0040-A Horário: 4N Aula 01-26/07/2017 Plano de ensino Professor www.linkedin.com/in/pierredantas/ TÓPICOS Conceitos gerais. Evolução
Arquitetura Multiprocessada em SoCs: Estudo de Diferentes Topologias de Conexão
Pontifícia Universidade Católica do Rio Grande do Sul Faculdade de Informática Curso de Bacharelado em Ciência da Computação Arquitetura Multiprocessada em SoCs: Estudo de Diferentes Topologias de Conexão
O Problema do Mapeamento Heurísticas de mapeamento de tarefas em MPSoCs baseados em NoC
Universidade Federal do Rio Grande do Norte Centro de Ciências Exatas e da Terra Departamento de Informática e Matemática Aplicada Bacharelado em Ciência da Computação O Problema do Mapeamento Heurísticas
Infraestrutura de alto desempenho e confiabilidade para sistemas de missão critica. Eng. José Luiz De Martini Agosto 2012
Infraestrutura de alto desempenho e confiabilidade para sistemas de missão critica Eng. José Luiz De Martini Agosto 2012 Quem já ouviu esta vinheta?... Estivemos fora do ar devido a falta de energia elétrica
Circuitos Integrados. Nível da Lógica Digital (Aula 7) Circuitos Combinacionais. Circuitos Lógicos Digitais Básicos. Multiplexadores (1)
Circuitos Integrados Nível da Lógica Digital (Aula 7) Circuitos Lógicos Digitais Básicos Roberta Lima Gomes - LPRM/DI/UFES Sistemas de Programação I Eng. Elétrica 2007/2 CIs (chips/pastilhas) Agrupa portas
Replicação em sistemas web
Sistemas Distribuídos maio de 2015 Servidores Web tolerância a falhas desempenho/escalabilidade desempenho: uso de servidores mais potentes (scale-up x scale-out) caching Servidores Web tolerância a falhas
Códigos de bloco. Instituto Federal de Santa Catarina Curso superior de tecnologia em sistemas de telecomunicação Comunicações móveis 2
Instituto Federal de Santa Catarina Curso superior de tecnologia em sistemas de telecomunicação Comunicações móveis 2 Códigos de bloco Prof. Diego da Silva de Medeiros São José, maio de 2012 Codificação
Modulações de Espectro Espalhado
Modulações de Espectro Espalhado Propriedades Gerador de sequência aleatória Sequência Direta (DSSS) Chirp (CSS) Salto de Frequência (FHSS) Salto de Tempo (THSS) Prof. Marlio Bonfim Técnicas de Modulação
Reduzindo o Consumo de Potência em Networks-on-Chip através de Esquemas de Codificação de Dados
UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL INSTITUTO DE INFORMÁTICA PROGRAMA DE PÓS-GRADUAÇÃO EM COMPUTAÇÃO Reduzindo o Consumo de Potência em Networks-on-Chip através de Esquemas de Codificação de Dados
Registradores de Deslocamentos.
Registradores de Deslocamentos. 1. Introdução: Implementação de um registrador de deslocamento, conversão paralelo-série e série-paralelo, geração de atrasos, contador e implementação de um registrador
PCS Sistemas Digitais I. Circuitos Combinatórios Blocos Básicos: (De)Multiplexadores e Dispositivos tri-state. Prof. Dr. Marcos A. Simplicio Jr.
PCS 35 Sistemas Digitais I Circuitos Combinatórios Blocos Básicos: (De)Multiplexadores e Dispositivos tri-state Prof. Dr. Marcos A. Simplicio Jr. versão: 3.0 (Jan/206) Adaptado por Glauber (208) 2 Blocos
3. Revisão de Eletrônica Digital
3. Professor: Vlademir de Oliveira Disciplina: Microcontroladores e DSP 3.1 Aritmética Binária Representação de números em complemento de 1 Ex.: 1 1 1 1-1 1 2, 5 = 12,5d ou 12,5 1 Decimal 2 3 2 2 2 1 2
Universidade do Estado do Rio de Janeiro Centro de Tecnologia e Ciências Faculdade de Engenharia. Fábio Gonçalves Pessanha
Universidade do Estado do Rio de Janeiro Centro de Tecnologia e Ciências Faculdade de Engenharia Fábio Gonçalves Pessanha Arquitetura de uma rede de interconexão com memória compartilhada baseada na topologia