Sequência 17 Organização e Hierarquia de Memória

Tamanho: px

Começar a partir da página:

Download "Sequência 17 Organização e Hierarquia de Memória"

Andreia Eger Dreer
7 Há anos
Visualizações:

1 Arquitetura de Computadores Os cincos componentes clássicos do computador Sequência 17 Organização e Hierarquia de Memória Seq.17 Memórias - conceitos 1 Seq.17 Memórias - conceitos 2 Memória A memória é utilizada para armazenar: Programas Dados Diferentes tipos de memórias: RAMs estáticas. RAMs dinâmicas. RAMs apenas de leitura / Read Only. Características: Tempo de acesso. Preço. Volatibilidade. SRAM Valores são armazenados num par de portas inversoras. Bastante rápida porém necessita mais espaço que a DRAM (4 a 6 transistores) trabalhando como um Flip/Flop. Acesso rápido / Potência relativamente alta / Alto custos e área relativamente grande. Seq.17 Memórias - conceitos 3 Seq.17 Memórias - conceitos 4

2 DRAM RAM Dinâmica I Valores são armazenados em um capacitor. Poucos elementos: Apenas capacitor e chave. Apenas uma linha por bit. Necessita de uma escrita após uma leitura (Leitura destrutiva). O capacitor descarrega por si só, por isso necessita de refresh / recarga periodicamente. DRAM RAM Dinâmica II Alta capacidade de armazenamento. Leitura relativamente lenta devido a alta resistência e alta capacitância. Baixo consumo de energia. Pequena área de ocupação: 1 transistor (chave) + 1 capacitor. Células construídas na vertical. Baixo custo por bit. Seq.17 Memórias - conceitos 5 Seq.17 Memórias - conceitos 6 Synchronous DRAM (SDRAM) Utiliza um clock para sincronizar entrada e saída num chip de memória. O clock é coordenado com o clock da CPU de modo a sincronizar o timing da memória com o timing da CPU. SDRAM economiza tempo na execução de comandos e transferência de dados, contribuindo para o aumento do desempenho global do sistema. Tipos de Memória DDR ou SDRAM II Double-data rate SDRAM é uma versão mais rápida da SDRAM, capaz de ler dados tanto na subida quanto na descida do clock do sistema, dobrando a taxa de transferência do chip de memória. RDRAM (Rambus DRAM) RDRAM é um projeto desenvolvido por uma única empresa, a Rambus, Inc. É extremamente rápida. Utiliza um canal de grande largura de banda para transmitir dados a velocidade até dez vezes mais rápida que a DRAM standard. Seq.17 Memórias - conceitos 7 Seq.17 Memórias - conceitos 8

3 SLDRAM (Synclink DRAM) Organização física - pastilha SLDRAM é a maior concorrente da RDRAM. Desenvolvida por um consórcio de fabricantes de chips, Synclink estende a arquitetura Synchronous DRAM four-bank para 16 banks e incorpora uma nova interface e lógica de controle para aumentar o desempenho. Seq.17 Memórias - conceitos 9 Seq.17 Memórias - conceitos 10 Organização física - célula Célula é a menor unidade endereçável. Células adjacentes tem endereços consecutivos. Problema de latência Latência: período de inatividade entre um estímulo e a resposta por ele provocada (Aurélio). Os números de bits no endereço estão relacionados ao número máximo de células endereçáveis, e é independente do número de bits por célula. Tempo decorrido entre uma requisição de informação do processador para a memória e a recepção da informação pelo processador. Por exemplo: Uma memória que possui um barramento de endereços com 10 bits pode endereçar até 2 10 células, ou seja 1024 células. Seq.17 Memórias - conceitos 11 Seq.17 Memórias - conceitos 12

4 Hierarquia da memória I Hierarquia da memória II Seq.17 Memórias - conceitos 13 Seq.17 Memórias - conceitos 14 Hierarquia da memória III Hierarquia da memória IV Tem como objetivo estabelecer, através de meios arquiteturais, um subsistema de memória que apresenta ao usuário a capacidade (virtualmente ilimitada) da memória secundária com a velocidade dos componentes mais rápidos (memória local ou cache). Este objetivo é alcançado pela combinação dos seguintes meios: Memórias interleaved, onde a informação é distribuída em vários módulos de memória podendo ser acessada em paralelo. Projeto e implementação de um mecanismo de memória virtual que oferece ao usuário a ilusão de uma memória principal ilimitada com um mínimo de latência. Gerenciamento eficiente do subsistema memória principal/memória cache, de modo que as requisições de instruções e dados possam ser resolvidas mais rapidamente pela memória cache. Seq.17 Memórias - conceitos 15 Seq.17 Memórias - conceitos 16

5 Desempenho I Desempenho II Eficiência = f (freqüência de faltas) Porque: Latência memória secundária >> latência memória principal Excessivas faltas resultam em muito tempo despendido transferindo dados para a memória principal. Transferência de blocos para minimizar frequência de faltas. O bloco não contém somente o item que falta mas também os itens com expectativa de serem referenciados num futuro imediato. Seq.17 Memórias - conceitos 17 Seq.17 Memórias - conceitos 18 Princípio da localidade I Um princípio que torna a existência de uma hierarquia de memória uma boa idéia. É o que faz funcionar a hierarquia de memória. Se um item é referenciado, a tendência é que ele seja referenciado novamente em breve (localidade temporal) e, itens próximos serão referenciados em breve (localidade espacial). Princípio da localidade II Localidade espacial Os endereços gerados por um programa normalmente estão restritos a uma pequena região do espaço de endereçamento virtual (instruções de um programa e estruturas de dados). Porque o código possui estes tipos de localidade? Seq.17 Memórias - conceitos 19 Seq.17 Memórias - conceitos 20

6 Princípio da localidade III Localidade temporal O conjunto de endereços varia lentamente no tempo. Se um item é referenciado, itens cujos endereços são próximos tendem a ser referenciados brevemente (execução de loops). Resumindo I Dois tipos de localidade: Temporal (localidade no tempo): se um item é referenciado, a tendência é que ele seja referenciado novamente em breve. Espacial (localidade no espaço): se um item é referenciado, itens vizinhos tendem a ser referenciados em breve. Tirando vantagem do princípio da localidade: Oferecer ao usuário a maior quantidade possível de memória com a tecnologia mais barata. Providenciar acesso com a velocidade oferecida pela tecnologia mais rápida. Seq.17 Memórias - conceitos 21 Seq.17 Memórias - conceitos 22 Resumindo II Diferenças entre DRAM e SRAM DRAM é lenta porém barata e densa: Boa escolha para oferecer bastante memória ao usuário. SRAM é rápida porém cara e não muito densa: Boa escolha para oferecer tempo de acesso rápido ao usuário. Seq.17 Memórias - conceitos 23 Seq.17 Memórias - conceitos 24

7 Semelhanças entre DRAM e SRAM Erros - Memória com paridade I Ambas são de acesso aleatório. Ambas são voláteis. Ambas são utilizadas para leitura e gravação. É a mais comum técnica e mais simples de todos os esquemas de detecção de erro. Geralmente é utilizada em servidores de arquivos e Missão crítica. Para cada 8 bits de um chip de memória existe um bit extra de paridade. Esse bit é o resultado da soma binária de seus bits antesequentes. Esse método permite a detecção do erro, porém não permite a correção. Uma vez ocorrido o erro o sistema trava/para. Não detecta um número par de bits com erro. Seq.17 Memórias - conceitos 25 Seq.17 Memórias - conceitos 26 Erros - Memória com paridade II Paridade: são contados os números de bits 1 em cada byte, se esse número for par o bit paridade é igual a Possui 4 bits 1 portanto a paridade é 1. Erros Memórias ECC Error Checking and Correcting Consegue detectar mais de um bit com dado corrompido e consegue corrigir um. AECC Advanced ECC, Consegue detectar 4 erros e corrigir 2. Erros de memória: Alteração indesejada do dado na memória. Erros temporários: São alterações transientes, indução eletromagnética, mudança aleatória. Erros físicos ou permanentes: Queima de algum componente da memória. O sistema não se recupera. Seq.17 Memórias - conceitos 27 Seq.17 Memórias - conceitos 28

8 ECC Error Checking and Correcting Consegue detectar mais de um bit com dado corrompido e consegue corrigir um. AECC Advanced ECC, Consegue detectar 4 erros e corrigir 2. Erros de memória: Alteração indesejada do dado na memória. Erros temporários: São alterações transientes, indução eletromagnética, mudança aleatória. Erros físicos ou permanentes: Queima de algum componente da memória. O sistema não se recupera. Memória DDR3 O principal benefício da DDR3 vem da alta taxa de transferência, possível graças ao buffer de 8 bits; diferente dos 4 bits da DDR2 ou dos poucos 2 bits de buffer da DDR. Os módulos da DDR3 podem ainda transferir dados numa taxa entre 800 e 2400 MHz, usando ambos estados de um clock de 400/800 MHz (ciclo completo). Comparando com os anteriores, as taxas vão de 400 a 1066 MHz usando um clock de 200/533 MHz na DDR2; e de 200 a 400 MHz num clock de 100/200 MHz na DDR. Gráficos de alta performance foram os primeiros a exigir requisitos de banda tão altos, devido à vasta troca de informações entre os framebuffers. Wikipédia-2011 Seq.17 Memórias - conceitos 29 Seq.17 Memórias - conceitos 30 Seq.17 Memórias - conceitos 31 Seq.17 Memórias - conceitos 32

9 Seq.17 Memórias - conceitos 33 Seq.17 Memórias - conceitos 34 Seq.17 Memórias - conceitos 35 Seq.17 Memórias - conceitos 36

10 Seq.17 Memórias - conceitos 37 Seq.17 Memórias - conceitos 38 Seq.17 Memórias - conceitos 39 Seq.17 Memórias - conceitos 40

11 Seq.17 Memórias - conceitos 41 Seq.17 Memórias - conceitos 42 Seq.17 Memórias - conceitos 43

Documentos relacionados

William Stallings Arquitetura e Organização de Computadores 8 a Edição. Capítulo 5 Memória interna

William Stallings Arquitetura e Organização de Computadores 8 a Edição Capítulo 5 Memória interna Os textos nestas caixas foram adicionados pelo Prof. Joubert slide 1 Tipos de memória de semicondutor slide