Uma Arquitetura de Roteador Parametrizável para a Síntese de Redes-em-Chip
|
|
- Larissa Canto Santana
- 6 Há anos
- Visualizações:
Transcrição
1 istemas Embarcados Uma Arquitetura de Roteador Parametrizável para a íntese de Redes-em-Chip Frederico G. M. E. anto, Cesar Albenes Zeferino, Altamiro Amadeu usin Resumo As redes-em-chip ou NoCs (Networks-on-Chip) apresentam-se como a melhor alternativa para a interconexão de componentes nos futuros sistemas integrados em um único chip. Atualmente, existem diversos trabalhos científicos que investigam diferentes aspectos relacionados às redes-em-chip. Neste artigo, é apresentado o roteador ParI, o qual consiste de um modelo VHDL sintetizável e parametrizável de roteador para a construção de NoCs. Ele é baseado em uma biblioteca de componentes que oferece diferentes alternativas e implementações dos mecanismos associados ao encaminhamento de pacotes na rede. Com esse modelo, é possível realizar uma exploração do espaço de projeto de modo a obter uma NoC de menor custo que atenda aos requisitos de uma aplicação alvo. Além dos detalhes arquiteturais, o artigo apresenta resultados de síntese que demonstram a capacidade de se gerar, automaticamente, roteadores com diferentes características a partir de um único template. Palavras chave Redes-em-Chip, istemas Integrados. FPGA. I. INTRDUÇÃ desenvolvimento das tecnologias de fabricação de circuitos integrados está permitindo o aumento de novas aplicações de alta tecnologia e desempenho, como microcomputadores, telefones portáteis e televisores digitais. A tecnologia disponível atualmente suporta a construção de um sistema completo em um único chip, integrando processadores, módulos de memória e controladores de entrada-e-saída. Estes sistemas são denominados sistemas integrados ou ocs (ystems-on-chip), os quais têm suas metodologias de projeto baseadas no reuso de blocos previamente projetados e verificados denominados núcleos (cores ou IP-Blocks) [1]. reuso destes blocos está possibilitando o surgimento de empresas especializadas no desenvolvimento dos mesmos, que são comprados por empresas que realizam a integração de núcleos adquiridos de um ou mais fornecedores. s núcleos de um sistema integrado são interligados Este trabalho recebeu apoio do Programa Art. 170 da Assembléia Legislativa do Estado de anta Catarina. F. G. M. E. anto é acadêmico da Universidade do Vale do Itajaí CTTMar, Rua Uruguai, 458 C.P.350, Itajaí, C, CEP ( fremariani@inf.unii.br). C. A. Zeferino é professor da Universidade do Vale do Itajaí CTTMar, Rua Uruguai, 458 C.P.350, Itajaí, C, CEP ( zeferino@inf.unii.br). A. A. usin. é professor da Universidade Federal do Rio Grande do ul PPGC, Av. Bento Gonçalves, C.P.15064, Porto Alegre, R, CEP ( susin@eletro.ufrgs.br) através de uma arquitetura de comunicação, normalmente baseada em um ou mais barramentos compartilhados. Entanto, uma nova aboagem tem sido proposta pela comunidade cientifica, levando em consideração as limitações quanto ao desempenho de comunicação e o consumo de energia do barramento, o qual não atenderá aos requisitos dos futuros ocs, pois esses irão integrar de dezenas a centenas de núcleos em uma mesma pastilha. Essa nova aboagem, chamada redes-em-chip ou NoCs (Networks-on-Chip), aplica os conceitos das redes de interconexão para computadores paralelos, sendo que os núcleos do sistema integrado são considerados como os nodos de um multicomputador e são interconectados através de uma rede formada por roteadores e canais ponto-a-ponto. Neste artigo, é apresentada a arquitetura de um roteador para redes-em-chip, o qual é denominado ParI (Parameterizable Interconnect witch). Esse roteador é implementado como um modelo VHDL sintetizável e parametrizável, a partir do qual podem ser gerados, automaticamente, roteadores com diferentes características de custo e desempenho. Este artigo é estruturado como segue. Na eção 2, são apresentados conceitos básicos associados às redes-em-chip, assim como alguns trabalhos relacionados. A eção 3 apresenta e descreve a arquitetura do roteador ParI, enquanto que a eção 4 detalha as alternativas de mecanismos de comunicação implementadas. Na eção 5, são mostrados os resultados da síntese de diferentes roteadores baseados no roteador ParI. Concluindo, na eção 6, são apresentadas as considerações finais. II. REDE-EM-CHIP Uma rede-em-chip é constituída por um conjunto de roteadores e canais ponto-a-ponto que interconectam os núcleos de um sistema integrado [2]. Tipicamente, o modelo de comunicação utilizado é o de troca de mensagens (ou pacotes), sendo que a comunicação entre núcleos é feita através do envio e recebimento de mensagens de requisição e de resposta. Cada mensagem é constituída por: (i) um cabeçalho que sinaliza o inicio da mensagem, incluindo informações necessárias para seu encaminhamento pela rede; (ii) uma carga útil que inclui o conteúdo da mensagem; e (iii) um terminador que sinaliza o final da mensagem e pode ser até a última palavra da carga útil, desde que haja alguma informação adicional de enquadramento da mensagem. 469
2 Da mesma maneira que uma rede de interconexão para computadores paralelos, uma rede-em-chip é descrita pela sua topologia e pelos mecanismos de comunicação utilizados. A organização da rede sob a forma de um grafo caracteriza a topologia. s vértices do grafo são os roteadores e os canais são os arcos. s mecanismos de comunicação definem como as mensagens serão transferidas pela rede e abrangem o controle de fluxo, o roteamento, o chaveamento, a arbitragem e a memorização. controle de fluxo realiza a alocação dos recursos necessários para uma mensagem avançar pela rede e o roteamento define o caminho a ser tomado por uma mensagem para alcançar seu destino. A arbitragem resolve conflitos internos quando duas ou mais mensagens tentam acessar o mesmo recurso (canal de saída) e o chaveamento define como uma mensagem é transferida de um canal de entrada de um roteador para um de seus canais de saídas. Finalizando, a memorização determina o esquema de filas utilizado para armazenar uma mensagem bloqueada na rede quando um canal de saída por ela requisitado já está alocado para outra mensagem. Uma grande quantidade de artigos descrevendo arquiteturas de NoCs têm sido publicada recentemente. Fazem parte desses trabalhos publicados, as NoCs ocin (oc Interconnection Network) [3] e NoCGen (NoC Generator) [4]. bloco construtivo básico da rede ocin é o roteador RaoC, que além de permitir a configuração quanto ao número de portas, possui parametrização em três dimensões: largura dos canais de comunicação, profundidade dos buffers e largura da informação de roteamento no cabeçalho do pacote. Dessa maneira a rede pode ser configurada para diferentes aplicações. A NoCGen é um gerador de redes usado para criar NoCs e suporta a combinação de diferentes arquiteturas. A metodologia proposta pela NoCGen permite a criação de diferentes redes de interconexão sintetizadas a partir de um mesmo template (uma arquitetura de roteador canônico) e de uma biblioteca de componentes de roteador associados aos mecanismos necessário ao encaminhamento de pacotes na rede. projeto aqui apresentado consiste de uma versão da rede ocin que apresenta características de parametrização dos mecanismos de comunicação, de forma similar à metodologia utilizada na NoCGen. Por ser completamente parametrizável, essa versão foi batizada com o coome ocinfp (fully parameterizable). Para tal, foram feitas modificações na especificação original da rede ocin e foi desenvolvido um roteador parametrizável (denominado ParI Parameterizable Interconnect witch) e uma biblioteca de componentes para a síntese de roteadores baseados no ParI. A seguir, são apresentados aspectos associados à especificação da rede e da arquitetura do roteador. istemas Embarcados unit) sobre as quais é feito o controle de fluxo [5]. Essa técnica caracteriza-se por permitir que um roteador encaminhe um pacote recebido tão logo o canal de saída necessário esteja disponível. Em caso de indisponibilidade do canal, o pacote pode ficar bloqueado e armazenado em diferentes roteadores. A topologia de rede escolhida foi a grelha 2-D e o enlace utilizado é baseado no enlace da rede ocin, o qual é mostrado na Fig. 1.a. Ele possui dois canais unidirecionais, cada um contendo: um canal de dados (data) de n bits, dois sinais de enquadramento de pacote (bop e eop) e outros dois para controle de fluxo ( e ) de dados no canal. A largura do canal de dados é parametrizável e pode ser configurada para diferentes tamanhos através do parâmetro n. s sinais e permitem a implementação de qualquer protocolo de controle de fluxo que utilize dois fios (handshake ou baseado em créditos). Conforme foi comentado os sinais bop (beginof-packet) e eop (end-of-packet) realizam o enquadramento de um pacote, marcando o seu inicio e o seu fim. n+2 n+2 n data bop eop (a) (b) Fig. 1. Rede ocinfp: (a) enlace; (b) interface do roteador. A. Interface do Roteador A arquitetura do roteador ParI foi derivada do roteador RAoC, o mesmo utilizado na rede ocin. A interface externa do roteador (Fig. 1.b) apresenta até cinco portas de comunicação bidirecionais, as quais são referenciadas por L, N, E, e W (denominações derivadas dos termos em inglês Local, North, East, outh e West, respectivamente). Cada porta de comunicação é compatível com o enlace ocinfp, sendo constituída por dois canais unidirecionais: um de entrada (in) e um de saída (out). Por exemplo, a porta é formada pelos canais in e out. B. Estrutura Interna A Fig. 2 ilustra a organização interna do roteador ParI, a qual é descrita logo a seguir. L in IFC W in IC IC I R idle[ ] [ ] idle[ ] CPM idle gnt[ ] [ ] idle gnt[ ] C D W C W L N L out FC W out E III. ARQUITETURA D RTEADR PARI A rede ocinfp utiliza chaveamento por pacotes do tipo wormhole. As mensagens são enviadas na forma de pacotes que são divididos em unidades menores (flits - flow control IFC I R [ ] [ ] D W Fig.2. rganização do roteador ParI. FC 470
3 Internamente, o roteador ParI é constituído por um conjunto de blocos que implementam os mecanismos de comunicação utilizados para o encaminhamento de pacotes. Esses blocos consistem de controladores, chaves e buffer de armazenamento, os quais são descritos a seguir, conforme o mecanismo de comunicação associado: Controle de fluxo: responsáveis pelo controle de fluxo de entrada e de saída, os blocos IFC (Input Flow Controller) e FC (utput Flow Controller) lidam com a alocação de filas e canais para os pacotes que fluem pela rede e, também, regulam o tráfico dos flits que chegam e saem do roteador. Na rede ocinfp, um flit corresponde a uma palavra do canal de comunicação, dada pelos n bits de dado e pelos dois bits de enquadramento. Memorização: é realizada pelos blocos, os quais são responsáveis pelo armazenamento dos flits dos pacotes bloqueados no roteador devido a indisponibilidade de um recurso necessário ao seu encaminhamento. roteador ParI permite o uso opcional de buffers tanto nos canais de entrada como nos canais de saída. Roteamento: cada bloco de entrada está associado a um bloco de roteamento denominado IC (Input Controller), permitindo que esse detecte a presença de um cabeçalho de pacote e, em seguida execute o algoritmo de roteamento. Esse algoritmo seleciona o canal de saída pelo qual o pacote deve ser encaminhado e emite uma requisição a esse canal, a qual é mantida até que o pacote seja completamente encaminhado. Arbitragem: os blocos C (utput Controller) são responsáveis por resolver os conflitos que ocorrem quando duas ou mais requisições (emitidas pelos blocos IC) têm como destinatário o mesmo canal de saída. Uma requisição é selecionada enquanto as demais são colocadas em espera até que o canal de saída seja liberado para, então, serem escalonadas. A arbitragem é realizada com base em um critério de prioridades que pode ser estático ou âmico. Chaveamento: é implementado por um conjunto de multiplexadores representados pelos blocos IR (Input Read witch), W (utput Write witch) e D (utput Data witch), os quais conectam os canais de entrada e os canais de saída a partir de sinais de controle gerados pelos blocos C. IV. IMPLEMENTAÇÃ A. Mecanismos de Comunicação Implementados Para os mecanismos de comunicação citados acima foram selecionadas as seguintes alternativas para implementação (as quais são descritas a seguir): Controle de fluxo: handshake e baseado em créditos; Memorização: buffers deslocamento e circular; Roteamento: e (West-First); Arbitragem: prioridades estáticas, randômicas e rotativas; e Chaveamento: por pacotes do tipo wormhole. istemas Embarcados 1) Controle de Fluxo Como já foi citado o controle de fluxo é realizado pelos blocos IFC e FC, os quais regulam o tráfego de flits nos canais de entrada e de saída do roteador. A Figura 3 ilustra a comunicação desses blocos assumindo-se o uso buffers apenas nos canais de entrada. Um bloco IFC tem seus sinais conectados na porta de entrada de um bloco, sendo que os sinais de controle de fluxo desse buffer estão conectados ao bloco FC. Na interface do bloco IFC e FC, o sinal indica a presença de um flit válido no canal de entrada/saída, enquanto a função do sinal depende do mecanismo de controle de fluxo que está sendo utilizado. s sinais e estão associados ao protocolo de escrita de flits no buffer, enquanto que os sinais e estão relacionados ao protocolo de leitura de flits do buffer. s sinais (ite ok) e (read ok) indicam se pode ser feita uma escrita ou uma leitura no buffer, respectivamente. Já os sinais e são os comandos de escrita e leitura, respectivamente. IFC Fig. 3. Comunicação entre os blocos IFC e FC. FC Em cada um dos dois blocos que realizam o controle de fluxo, há um parâmetro de entrada (FC_TYPE) para a seleção da técnica a ser utilizada, sendo que, na versão atual do roteador, são oferecidas duas opções: Handshake: nesta técnica, o sinal trabalha reconhecendo o recebimento do dado presente no canal. Quando é ativado e o buffer pode absorver o flit enviado, então também é ativado. Baseado em créditos: nesta técnica, osinal só é ativado quando houver espaço no buffer do receptor. emissor mantém um contador de créditos no bloco FC que é iniciado com or igual ao tamanho do buffer do receptor. A cada flit enviado, o contador é decrementado e quando o mesmo chegar a zero, o emissor fica impedido de enviar novos flits até que receptor consuma um dado do buffer liberando espaço através do envio de um crédito pelo sinal. 2) Memorização mecanismo de memorização utilizado é baseado em buffers alocados aos canais de entrada e de saída. número de posições dos buffers é definido pelos parâmetros INPUT DEPTH e UTPUT DEPTH, sendo que o tamanho em bits de cada posição é determinado pelo parâmetro WIDTH+2, onde WIDTH corresponde ao or da largura do canal de dados (parâmetro n da Figura 1.a) e 2 refere-se ao número de bits associados ao enquadramento do pacote (bop e eop). Um terceiro parâmetro (_TYPE) define o comportamento do buffer, sendo consideradas as seguintes alternativas: 471
4 deslocamento: utiliza um banco com DEPTH registradores paralelo-paralelo de WIDTH+2 bits organizados de tal modo que o primeiro registrador tem sua entrada conectada ao canal de entrada do buffer, enquanto que cada um dos demais tem sua entrada conectada ao canal de saída do registrador anterior no banco. Cada novo dado escrito provoca um deslocamento do conteúdo de todos os registradores. Um multiplexador conecta um dos registradores à saída do buffer com em base um ponteiro de leitura que indica a cabeça da fila. circular: nesta aboagem não há conexão entre os registradores do buffer e, portanto, não há deslocamento interno. Cada registrador tem sua entrada de dados conectada ao canal de entrada do buffer, sendo que um ponteiro de escrita indica sempre a próxima posição livre. Da mesma forma que no deslocamento, é utilizado um multiplexador comandado por um ponteiro de leitura para selecionar a posição a ser conectada à saída do buffer. 3) Roteamento Atualmente, são disponibilizadas duas alternativas de mecanismo de roteamento para redes com topologia em grelha 2-D: e West-First () [5]. Para a implementação desses mecanismos, foi estabelecido um sistema de cooenadas (ilustrado na Figura 4) que permitisse a identificação dos roteadores e, também, que cada roteador pudesse definir o caminho a ser tomado por um pacote levando em consideração as suas cooenadas e as do roteador destinatário Y 0,3 1,3 2,3 3,3 0,2 1,2 2,2 3,2 0,1 1,1 2,1 3,1 0,0 1,0 2,0 3, Fig. 4. istema de cooenadas da rede ocinfp. Nesse sistema, cada roteador possui um par de cooenadas (x,y) que identificam sua posição na rede. Quando um núcleo envia um pacote a outro núcleo, ele insere no cabeçalho do pacote as cooenadas do roteador ao qual o núcleo destinatário está conectado (x dest,y dest ), e, quando um roteador com cooenadas (x id,y id ) recebe esse pacote, ele analisa o cabeçalho e compara as cooenadas do destinatário com as suas. e elas forem iguais, então o pacote é encaminhado à porta L do roteador. Porém, se forem diferentes, a porta a ser utilizada é definida pelo algoritmo de roteamento. A seguir são descritas as alternativas de roteamento implementadas: : estabelece que um pacote deve realizar, primeiramente, todos os deslocamentos necessários na direção X e, quando atingir a coluna do roteador destinatário, tomar a direção Y. Essa regra proíbe as curvas de Y para X a fim de evitar a 3 X istemas Embarcados ocorrência de deadlocks, isto é, dependências cíclicas que levem à paralisação da rede [5]. algoritmo é classificado como determinístico, pois a rota utilizada por qualquer mensagem de um emissor para um receptor é sempre a mesma. Ele consiste na solução mais econômica para evitar o deadlock, porém, é o mais restritivo de todos, pois limita o uso da largura de banda disponível na rede e não oferece nenhuma tolerância a falhas. (West-First): essa técnica de roteamento visa evitar o surgimento de ciclos (e o deadlock) e oferecer uma certa adaptatividade a falhas e ao congestionamento na rede, aumentando, também, o uso da largura de banda disponível. No seu algoritmo, são proibidas as curvas de Y para X na direção oeste, porém, permitidas as curvas na direção leste. Dessa maneira, se o destinatário de um pacote encontra-se à oeste do seu emissor, então o pacote deve primeiro ser encaminhado em direção a oeste (West-First), pois se tomar as direções norte ou sul, não poderá fazer nenhuma curva a oeste. roteamento é definido por um modelo chamado de Turn Model [6], o qual tem seus algoritmos classificados como parcialmente adaptativos, pois algumas rotas são determinísticas enquanto outras são adaptativas. algoritmo implementado para o roteador ParI caracteriza-se por ser do tipo mínimo, isto é, qualquer porta escolhida para encaminhar um pacote não pode, sob nenhuma hipótese, afastá-lo do seu destinatário. Ao mesmo tempo em que com essa condição são reduzidas as alternativas de rotas, é evitado o problema de livelock, o qual ocorre quando um pacote pee-se pela rede e nunca chega ao destinatário [2]. 4) Arbitragem Por exercer um papel de extrema importância na definição do custo e do desempenho de um roteador, o mecanismo de arbitragem foi o que recebeu maior atenção. A interface do bloco C, responsável pela arbitragem, recebe n sinais de requisição, os quais são aiados segundo um critério de prioridades. A requisição escolhida é confirmada através do sinal gnt correspondente. Esses sinais são utilizados para conectar o canal de entrada selecionado ao canal de saída. critério de prioridade utilizado para selecionar uma entre múltiplas requisições simultâneas pode ser âmico ou estático. No âmico, cada requisição pode ter seu nível de prioridade modificado amicamente no tempo, enquanto que, no estático, cada requisição tem sempre o mesmo nível de prioridade. Foram implementados três árbitros com prioridades âmicas (randômicas e circulares) e um árbitro baseado em prioridades estáticas. Uma breve descrição desses árbitros é feita a seguir: Estático: recebe n requisições e dá prioridade máxima à requisição R 0 e mínima à requisição R n 1.. Esse modelo pode ser utilizado na construção de árbitros com múltiplos níveis de arbitragem nos quais se faça necessário garantir um nível de prioridade constante a uma dada requisição. 472
5 Randômico: recebe n requisições e utiliza um contador em anel que, a cada ciclo de relógio, dá prioridade máxima a uma requisição diferente. Circular (RR - Round-Robin): recebe n requisições e altera o critério de prioridades a cada arbitragem realizada de modo a garantir que a requisição selecionada em um ciclo de arbitragem tenha o menor nível de prioridade no ciclo seguinte. Com essa técnica, uma requisição qualquer deve esperar no máximo n 1 ciclos de arbitragem para ser atendida. Foram implementados dois modelos de árbitros circulares: RR-ripple (arquitetura clássica de árbitro roundrobin) e RR-comb (arquitetura otimizada proposta em [7]). 5) Chaveamento As conexões (chaveamento) entre os canais de entrada e de saída de um roteador são feitas através de multiplexadores, que são circuitos digitais implementados conforme a tecnologia disponível. Para a síntese automática de multiplexadores, foi modelada uma função parametrizável que gera multiplexadores com m canais de 1 bit, onde m é um parâmetro de entrada. multiplexador é modelado como um arranjo AND-R em que cada porta AND seleciona um canal de entrada com base em um seletor especifico. Posteriormente, as saídas de todas as portas AND são agrupadas em uma operação R. s seletores são derivados diamente dos sinais de confirmação dos blocos C, os quais, ao selecionarem os canais de entrada a serem conectados aos canais de saída, ativarão os sinais de confirmação e, conseqüentemente, os sinais de seleção dos multiplexadores, estabelecendo as conexões necessárias. B. Matriz de Conexões Além dos circuitos descritos acima, o roteador ParI inclui um bloco centralizado denominado CPM (Crosspoint Matrix), o qual é responsável por implementar uma matriz de conexões associada ao algoritmo de roteamento utilizado ( ou ). Para um roteador como o ilustrado na Figura 2, cada algoritmo de roteamento permite o estabelecimento de um subconjunto das conexões possíveis. Dessa forma, uma vez selecionada uma das alternativas de roteamento, o bloco CPM garante que apenas as conexões permitidas pelo algoritmo utilizado sejam sintetizadas, reduzindo o custo do roteador. Ele recebe sinais de requisição (req) e de confirmação (gnt) dos blocos IC e C, respectivamente e define quais devem ser efetivamente encaminhados aos blocos C e IC correspondentes. A partir disso o compilador VHDL tem condições de determinar o tamanho de cada multiplexador a ser sintetizado. C. Validação A idação da biblioteca de componentes e das diferentes configurações do roteador ParI foi feita por meio de simulações realizadas utilizando o simulador do ambiente Quartus II da Altera [8]. Elas auxiliaram o processo de depuração dos modelos durante a etapa de modelagem e descrição em VHDL, e, também, permitiram confirmar a correção da biblioteca de componentes e do roteador ParI. istemas Embarcados V. REULTAD A seguir, são apresentados alguns resultados da síntese de diferentes configurações do roteador ParI baseadas em variações de combinações de parâmetros de síntese. s parâmetros utilizados para comparação das diferentes configurações foram a freqüência máxima de operação do roteador e a área de silício expressa em LUTs (Look-Up Tables) e flip-flops (FFs) ocupados. Em ambos os casos, considerou-se o uso de canais de dado com largura de 8 bits, buffers apenas nos canais de entrada e com profundidade igual a 4 flits. Esses resultados foram obtidos utilizando-se o compilador do ambiente Quartus II visando o FPGA EP2A15F672C9 da família APEX II. A Tabela 1 ilustra os resultados obtidos para configurações baseadas em buffers do tipo circular, enquanto que a Tabela 2 apresenta os resultados para configurações baseadas em buffers do tipo deslocamento. Controle de fluxo Handshake Baseado em créditos Controle de fluxo Handshake Baseado em créditos TABELA 1 RTEADRE BAEAD EM CIRCULAR. Roteamento Arbitro LUTs FFs f max (MHz) Estático ,6 Randômico ,6 RR-ripple ,6 RR-comb ,1 Estático ,7 Randômico ,2 RR-ripple ,7 RR-comb ,4 Estático ,1 Randômico ,9 RR-ripple ,9 RR-comb ,2 Estático ,7 Randômico ,1 RR-ripple ,8 RR-comb ,6 TABELA 2 RTEADRE BAEAD EM DELCAMENT. Roteamento Arbitro LUTs FFs f max (MHz) Estático ,2 Randômico ,8 RR-ripple ,0 RR-comb ,8 Estático ,5 Randômico ,9 RR-ripple ,9 RR-comb ,2 Estático ,2 Randômico ,2 RR-ripple ,3 RR-comb ,0 Estático ,6 Randômico ,6 RR-ripple ,2 RR-comb ,2 s resultados da Tabela 1 mostram que, entre as configurações que utilizam buffer do tipo circular, a de menor custo em área é a que utiliza as alternativas de implementação de menor complexidade lógica (controle de fluxo handshake, 473
6 roteamento e árbitro estático). Além disso, ela apresenta também o menor caminho crítico, com uma freqüência máxima de operação limitada a 111,6 MHz. De maneira similar, entre as configurações baseadas em buffers do tipo deslocamento (Tabela 2), a de menor custo em área é a que utiliza roteamento, controle de fluxo handshake e árbitro estático. Porém, nos experimentos realizados, a configuração baseada no árbitro randômico obteve a maior freqüência de operação. Comparando-se as duas tabelas, percebe-se que o buffer circular apresenta um maior custo em área devido ao uso de um ponteiro de escrita. Quanto ao controle de fluxo, o baseado em créditos é mais caro que o handshake. Resultado justificado pelo fato de que, no bloco FC do tipo handshake, não há nenhuma lógica implementada (apenas fios), o que resulta num custo zero. Porém, para o controle de fluxo baseado em créditos, esse mesmo bloco implementa um circuito seqüencial constituído por um contador up/down e uma lógica de geração do sinal de saída. Quanto ao roteamento, devido à maior complexidade do algoritmo West-First, os roteadores que o utilizaram apresentaram maior ocupação de área se comparado com os que utilizaram o roteamento. Quanto aos árbitros, as configurações que utilizaram o árbitro estático sempre apresentaram uma menor área, pois sua arquitetura é mais simples. Porém, deve-se destacar um problema improtante ainda não mencionado. Árbitros do tipo estático e randômico podem levar uma requisição a ser perida por um longo tempo quando a rede estiver muito carregada e existirem canais de entrada de maior prioridade competindo pelo mesmo canal de saída. Nesse caso, a latência do pacote no canal de entrada de menor prioridade aumentará significativamente. e ele restar esperando indefinidamente, diz-se que o mesmo está em um estado de starvation [5]. VI. CNIDERAÇÕE FINAI Este artigo apresentou um modelo de roteador parametrizável para redes-em-chip baseado em uma biblioteca de componentes que oferece diferentes alternativas e implementações dos mecanismos de comunicação utilizados para o encaminhamento de pacotes em redes-em-chip. s resultados mostram, principalmente, que a biblioteca de componentes e o modelo de roteador parametrizável desenvolvidos permitem a obtenção facilitada de roteadores com diferentes características de custo (em área) e de freqüência de operação. Isso auxilia um projetista a encontre a configuração de menor custo que atenda aos requisitos de comunicação de um sistema alvo. Como trabalho futuro pende-se estender esse estudo de modo a caracterizar os modelos quanto ao impacto dos mesmos no desempenho de uma rede através da medição de índices como latência e vazão. Esse estudo se dará por meio da modelagem e simulação de redes-em-chip baseadas no roteador ParI. Pende-se efetuar essa aiação em dois níveis diferentes de modelagem: nível transferência entre registradores e nível de transações. VII. REFERÊNCIA istemas Embarcados [1] R. K. Gupta e Y. Zorian, Introducing Core-Based ystem Design, IEEE Design&Test of Computers, vol.14, n.4, pp.15-55, ct-dec [2] C. A. Zeferino, Redes-em-Chip: arquiteturas e modelos para aiação de área e desempenho, Tese de orado, Programa de Pós-Graduação em Computação, UFRG, [3] C. A. Zeferino e A. A. usin, ocin: a parametric and scalable Network-on-Chip, in Proc ymposium on Integrated Circuits and ystems Design, pp [4] J. Chan e. Parameswaran, NoCGEN: A Template Based Reuse Methodology for Network on Chip Architecture, VLID 2004, IEEE C Press, [5] J. Duato,. Yalamanchili e L. Ni, Interconnection Networks: an Engineering Approach, Los Alamitos, IEEE C Press, p. [6] C. J. Glass e L. M. Ni. The Turn Model for adaptive routing In: International ymposium n Computer Architecture, ICA, 19., 1992, Gold Coast. Proceegs... Los Alamitos: IEEE Computer ociety, pp [7] P. Gupta e N. McKeown, Designing and Implementing a Fast Crossbar cheduler. IEEE Micro, v.19, n.1, Jan.-Feb pp [8] Altera. Introduction to Quartus II. an Jose, Altera, VIII. BIGRAFIA Frederico Guilherme Mariani do Espírito anto nasceu em ão Paulo (P), Brasil, em É acadêmico do Curso de Graduação em Ciência da Computação da Universidade do Vale do Itajaí (UNIVALI), Brasil, e membro do grupo de pesquisa Concepção de istemas Embarcados e Distribuídos (CED) da UNIVALI, onde atua como auxiliar de pesquisa. uas áreas de interesse incluem projeto de sistemas integrados e redes-em-chip. Cesar Albenes Zeferino nasceu em Canoas (R), em Graduou-se em Engenharia Elétrica pela Universidade Federal de anta Maria (UFM), Brasil, em bteve o título de Mestre em Ciência da Computação na Universidade Federal de anta Catarina (UFC), Brasil, em 1996, e o de Doutorado em Ciência da Computação na Universidade Federal do Rio Grande do ul (UFRG), Brasil, em ua experiência profissional inclui a atuação como docente em universidades do sul do Brasil e como pesquisador visitante no Laboratório de Instrumentação Eletrônica (UFC) e no Laboratoire d Informatique Paris 6 (Universidade de Paris). Atualmente, é professor do Curso de Ciência da Computação da Universidade do Vale do Itajaí (UNIVALI) e líder do grupo de pesquisa Concepção de istemas Embarcados e Distribuídos (CED). Também colabora com pesquisadores do Grupo de Microeletrônica (GME) da UFRG. uas áreas de interesse incluem projeto de sistemas integrados, redes-em-chip e sistemas embarcados. Altamiro Amadeu usin, nasceu em Vacaria (R), Brasil, em Graduou-se em Engenharia Elétrica pela Universidade Federal do Rio Grande do ul (UFRG), Brasil, em bteve o diploma de Mc na mesma Universidade em Ciência da Computação (1977) e de Doutor Engenheiro pelo Instituto Nacional Politécnico de Grenoble, França, (1981). Realizou estágio de Pós-Doutorado na MacGill University, Montreal-Canadá (1998). Altamiro usin iniciou suas atividades em computação como programador de computadores em 1968, tendo participado da fundação de dois centros de processamento de dados em universidades da região sul do Brasil. Em 1975 ingressou como docente da UFRG onde permanece até hoje sendo atualmente professor Titular do Departamento de Engenharia Elétrica. Em 1982 fundou o grupo de microeletrônica (GME) que atualmente congrega uma centena de pessoas, tendo contribuído para a criação de núcleos em toda a região. uas áreas interesse incluem projeto de circuitos digitais e analógicos, sistemas integrados, redes-em-chip e sistemas embarcados. 474
Mecanismos para o provimento de tolerância a faltas em Redes-em-Chip
Mecanismos para o provimento de tolerância a faltas em Redes-em-Chip Cesar Albenes Zeferino Universidade do Vale do Itajaí UNIVALI Laboratório de istemas Embarcados e Distribuídos - LED Itajaí, anta Catarina,
Leia maisBarramento CoreConnect
Barramento CoreConnect MO801 1º semestre de 2006 Prof. Rodolfo Jardim de Azevedo Fabiana Bellette Gil - RA 028671 CoreConnect Agenda Conceitos básicos Introdução ao CoreConnect Arquitetura Referências
Leia maisCapítulo13 Arquiteturas de Dispositivos Lógicos Programáveis Pearson. Todos os direitos reservados.
Capítulo13 Arquiteturas de Dispositivos Lógicos Programáveis slide 1 Temas abordados nesse capítulo: - Descrever as diferentes categorias de dispositivos de sistemas digitais. - Descrever os diferentes
Leia maisBarramento. Prof. Leonardo Barreto Campos 1
Barramento Prof. Leonardo Barreto Campos 1 Sumário Introdução; Componentes do Computador; Funções dos Computadores; Estrutura de Interconexão; Interconexão de Barramentos Elementos de projeto de barramento;
Leia maisArranjo de Processadores
Um arranjo síncrono de processadores paralelos é chamado arranjo de processadores, consistindo de múltiplos elementos processadores (EPs) sob a supervisão de uma unidade de controle (UC) Arranjo de processadores
Leia maisDispositivo Lógico Programável(PLD)
Dispositivo Lógico Programável(PLD) Para reduzir o número de CI's(Circuitos Integrados) a serem usados num projeto digital, é necessário colocar mais funções em um mesmo chip. Isso tem sido feito com evolução
Leia maisModelagem e Simulação de Mecanismos de Sincronização entre Unidades Reconfiguráveis para Projeto Baseado em Redes em Chip
Modelagem e Simulação de Mecanismos de Sincronização entre Unidades econfiguráveis para Projeto Baseado em edes em Chip Tiago Patrocinio, Natasha ebelo, Ivan Saraiva Silva Departamento de Computação Universidade
Leia maisANÁLISE DE DESEMPENHO DAS TOPOLOGIAS PARA SISTEMAS SOC
ANÁLISE DE DESEMPENHO DAS TOPOLOGIAS PARA SISTEMAS SOC Bruno Cesar Puli Dala Rosa (PIBIC/CNPq/FA/Uem), Anderson Faustino Da Silva (Orientador), e-mail: bcesar.g6@gmail.com Universidade Estadual de Maringá
Leia maisRedes de Computadores
Redes de Computadores Prof. Marcelo Gonçalves Rubinstein Programa de Pós-Graduação em Engenharia Eletrônica Faculdade de Engenharia Universidade do Estado do Rio de Janeiro Ementa Introdução a Redes de
Leia maisOrganização e Arquitetura de Computadores I
Organização e Arquitetura de Computadores I BARRAMENTO Slide 1 Sumário Introdução Componentes de Computador Funções dos Computadores Estruturas de Interconexão Interconexão de Barramentos Slide 2 Introdução
Leia maisDispositivos de Lógica Programável
Dispositivos de Lógica Programável Evolução Válvula no início de 1940 Transistor em 1947 Não aquece como as válvulas Fisicamente menor 1961 primeiro integrado TTL 74LSXX Década de 1970 surge SPLD Simple
Leia maisRUBENS VICENTE DE LIZ BOMER USO DE ANÁLISE DE ESCALONABILIDADE PARA ACELERAR A EXPLORAÇÃO DO ESPAÇO DE PROJETO EM SISTEMAS BASEADOS EM REDES-EM-CHIP
RUBENS VICENTE DE LIZ BOMER USO DE ANÁLISE DE ESCALONABILIDADE PARA ACELERAR A EXPLORAÇÃO DO ESPAÇO DE PROJETO EM SISTEMAS BASEADOS EM REDES-EM-CHIP Itajaí (SC), fevereiro de 2017 UNIVERSIDADE DO VALE
Leia maisRedes de Computadores. Prof. MSc André Y. Kusumoto
Redes de Computadores Prof. MSc André Y. Kusumoto andrekusumoto.unip@gmail.com Nível de Rede Comunicação entre dispositivos de uma mesma rede ocorrem de forma direta. Quando a origem e o destino estão
Leia maisWilliam Stallings Arquitetura e Organização de Computadores 8 a Edição
William Stallings Arquitetura e Organização de Computadores 8 a Edição Capítulo 3 Visão de alto nível da função e interconexão do computador slide 1 Conceito de programa Sistemas hardwired são inflexíveis.
Leia maisOs textos nestas caixas foram adicionados pelo Prof. Joubert
William Stallings Arquitetura e Organização de Computadores 8 a Edição Capítulo 3 Visão de alto nível da função e interconexão do computador Os textos nestas caixas foram adicionados pelo Prof. Joubert
Leia maisHardware Reconfigurável
Universidade Federal do Rio Grande do Norte Departamento de Engenharia de Computação e Automação Hardware Reconfigurável DCA0119 Sistemas Digitais Heitor Medeiros Florencio Tópicos Alternativas de projeto
Leia maisIntrodução. Redes de Interconexão - Prof a Luiza Mourelle 1
Introdução Redes de interconexão são utilizadas em diferentes aplicações: barramentos backplane e redes de sistemas; chaves de telefonia; redes internas para modo de transferência assíncrona (ATM) e protocolo
Leia maisComputadores Digitais II
Computadores Digitais II Prof. Marcelo Gonçalves Rubinstein Departamento de Eletrônica e Telecomunicações Faculdade de Engenharia Universidade do Estado do Rio de Janeiro Ementa Introdução a Redes de Computadores
Leia maisRedes de Computadores. Prof. André Y. Kusumoto
Redes de Computadores Prof. André Y. Kusumoto andrekusumoto.unip@gmail.com 2/16 Nível de Rede Comunicação entre dispositivos de uma mesma rede ocorrem de forma direta. Quando a origem e o destino estão
Leia maisCapítulo 5. A camada de rede
Capítulo 5 A camada de rede slide slide 1 1 slide 2 Questões de projeto da camada de rede Comutação de pacote: store-and-forward Serviços fornecidos à camada de transporte Implementação do serviço não
Leia maisImplementação de Canais Virtuais em Redes em Chip
Implementação de Canais Virtuais em Redes em Chip Manoel Pedro de Medeiros Neto 1, Karla Darlene Nepomuceno Ramos 1 1 Laboratório LUMEN - Universidade do Estado do Rio Grande do Norte (UERN) Av. Ayrton
Leia maisBARRAMENTOS DO SISTEMA FELIPE G. TORRES
BARRAMENTOS DO SISTEMA FELIPE G. TORRES BARRAMENTOS DO SISTEMA Um computador consiste em CPU, memória e componentes de E/S, com um ou mais módulos de cada tipo. Esses componentes são interconectados de
Leia maisRedes de Computadores
Introdução Inst tituto de Info ormátic ca - UF FRGS Redes de Computadores Introdução ao roteamento Aula 20 Inter-rede TCP/IP (Internet) é composta por um conjunto de redes interligadas por roteadores Roteador
Leia maisARQUITETURA DE COMPUTADORES
ARQUITETURA DE COMPUTADORES Arquitetura de Von Newmann Prof Daves Martins Msc Computação de Alto Desempenho Email: daves.martins@ifsudestemg.edu.br Vídeos Vídeo aula RNP http://edad.rnp.br/rioflashclient.php?xmlfile=/ufjf/licenciatura_com
Leia maisTopologias de Arquiteturas de Comunicação
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES Topologias de Arquiteturas de Comunicação Alexandre Amory Edson Moreno 2 / 31 Índice 1. Introdução 2. Topologias 3. Exercícios 3 / 31 Topologias de Infra-estruturas
Leia maisESPECIFICANDO FORMALMENTE TOPOLOGIAS PARA REDES EM CHIP SPECIFYING FORMALLY TOPOLIGIES FOR NETWORK ON CHIP
ESPECIFICANDO FORMALMENTE TOPOLOGIAS PARA REDES EM CHIP E. V. Santos¹ e K. D. N. Ramos¹ ¹UERN Universidade do Estado do Rio Grande do Norte eliselma.vieira@natal.uern.com.br- karlaramos@uern.br Artigo
Leia maisCMP238 Projeto e Teste de Sistemas VLSI
CMP238 Projeto e Teste de Sistemas VLSI Aula 15 - Projeto Prof. Fernanda Gusmão de Lima Kastensmidt fglima@inf.ufrgs.br Conteúdo System-on-a-Chip & Interface Conceito de System-on-a-Chip System A collection
Leia maisSSC0641 Redes de Computadores
SSC0641 Redes de Computadores Capítulo 4 Camada de Rede 4.1 a 4.3 Prof. J ó Ueyama Abril/2011 SSC0641-2011 1 Objetivos do Capítulo 4 Camada de Rede Entender os princípios dos serviços da camada de rede:
Leia maisBarramento compartilhado
Barramento compartilhado A organização de rede de barramento compartilhado usa um único caminho de comunicação entre todos os processadores e módulos de memória: a rota pela qual as mensagens transitam.
Leia maisELD - Eletrônica Digital Aula 11 Introdução à Lógica Programável. Prof. Antonio Heronaldo de Sousa
ELD - Eletrônica Digital Aula 11 Introdução à Lógica Programável Prof. Antonio Heronaldo de Sousa Agenda - Introdução - Lógica Programável - Dispositivos de Lógica Programável - Arranjos Lógicos Programáveis
Leia maisEXPERIÊNCIA 4: IMPLEMENTAÇÃO DE UM CRONÔMETRO
EXPERIÊNCIA 4: IMPLEMENTAÇÃO DE UM CRONÔMETRO Autores: Prof. Dr. André Riyuiti Hirakawa, Prof. Dr. Carlos Eduardo Cugnasca e Prof. Dr. Paulo Sérgio Cugnasca Versão 1.0-05/2005 1. OBJETIVO Esta experiência
Leia maisCapítulo 4: Camada de rede
Capítulo 4: Camada de Objetivos do capítulo: entender os princípios por trás dos serviços da camada de : modelos de serviço da camada de repasse versus roteamento como funciona um roteador roteamento (seleção
Leia maisFPGA & VHDL. Tutorial
FPGA & VHDL Tutorial 2009-2 FPGA FieldProgrammableGateArray Dispositivo lógico contendo uma matriz de: Células lógicas genéricas Configuráveis ( programadas ) para desempenhar uma função simples Chaves
Leia maisRedes de Computadores
Redes de Computadores O Roteador Slide 1 Principal Função do Roteador Repasse Quando um pacote chega ao enlace de entrada de um roteador, este deve conduzi-lo até o enlace de saída apropriado. Roteamento
Leia maisOrganização e Arquitetura de Computadores I
Organização e Arquitetura de Computadores I Entrada e Saída Slide 1 Entrada e Saída Dispositivos Externos E/S Programada Organização e Arquitetura de Computadores I Sumário E/S Dirigida por Interrupção
Leia maisCompreendendo o Cisco Express Forwarding (CEF)
Compreendendo o Cisco Express Forwarding (CEF) Índice Introdução Pré-requisitos Requisitos Componentes Utilizados Convenções Visão geral Operações de CEF Atualizando as Tabelas de GRP Routing Encaminhamento
Leia maisMINISTÉRIO DA EDUCAÇÃO CEFET/SC - Unidade de São José. Curso Técnico em Telecomunicações REGISTRADORES. Marcos Moecke. São José - SC,
MINISTÉRIO DA EDUCAÇÃO - Unidade de São José Curso Técnico em Telecomunicações REGISTRADORES Marcos Moecke São José - SC, 24-2 SUMÁRIO 6. REGISTRADORES... 1 6.1 REGISTRADORES DO TIPO PORTA PARALELA...1
Leia maisTelefonia IP. Transmissão de mídias pela Internet vs melhor esforço. Prof. Emerson Ribeiro de Mello. Instituto Federal de Santa Catarina IFSC
Telefonia IP Transmissão de mídias pela Internet vs melhor esforço Prof. Emerson Ribeiro de Mello Instituto Federal de Santa Catarina IFSC campus São José mello@ifsc.edu.br http://docente.ifsc.edu.br/mello/tip
Leia maisUNIVERSIDADE DO VALE DO ITAJAÍ PRÓ-REITORIA DE PÓS-GRADUAÇÃO, PESQUISA, EXTENSÃO E CULTURA PROGRAMA DE MESTRADO ACADÊMICO EM COMPUTAÇÃO APLICADA
UNIVERSIDADE DO VALE DO ITAJAÍ PRÓ-REITORIA DE PÓS-GRADUAÇÃO, PESQUISA, EXTENSÃO E CULTURA PROGRAMA DE MESTRADO ACADÊMICO EM COMPUTAÇÃO APLICADA PLATAFORMA PARA AVALIAÇÃO DE DESEMPENHO DE REDE-EM-CHIP
Leia maisInterface de Comunicação Extensível para a Rede-em-Chip SoCIN
Interface de Comunicação Extensível para a Rede-em-Chip SoCIN Michelle Silva Wangham Cesar Albenes Zeferino Universidade do Vale do Itajaí UNIVALI Laboratório de Sistemas Embarcados e Distribuídos LEDS
Leia maisSSC0611 Arquitetura de Computadores
SSC0611 Arquitetura de Computadores 5ª e 6ª Aulas Revisão de Hierarquia de Memória Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br 1 Memória Memória Todo componente capaz de armazenar bits de informação
Leia maisMicrocontrolador FemtoJava Pipeline (Low Power)
Microcontrolador FemtoJava Pipeline (Low Power) UFRGS Programa de Pós graduação em Computação CMP 237 Arquitetura e Organização de Processadores Prof. Dr. Flávio Rech Wagner Aluno: Paulo Roberto Miranda
Leia maisOrganização e Arquitetura de Computadores I
Organização e Arquitetura de Computadores I Memória Cache Slide 1 Introdução Tamanho Função de Mapeamento Política de Escrita Tamanho da Linha Número de Memórias Cache Cache em Níveis Slide 2 Introdução
Leia maisAULA 03: PROCESSAMENTO PARALELO: MULTIPROCESSADORES
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES II AULA 03: PROCESSAMENTO PARALELO: MULTIPROCESSADORES Prof. Max Santana Rolemberg Farias max.santana@univasf.edu.br Colegiado de Engenharia de Computação MULTIPROCESSADORES
Leia maisOrganização Básica de Computadores. Organização Básica de Computadores. Organização Básica de Computadores. Organização Básica de Computadores
Ciência da Computação Arq. e Org. de Computadores Processadores Prof. Sergio Ribeiro Composição básica de um computador eletrônico digital: Processador Memória Memória Principal Memória Secundária Dispositivos
Leia maisPROJETO LÓGICO DE COMPUTADORES Prof. Ricardo Rodrigues Barcelar
- Aula 1 - O NÍVEL DA LÓGICA DIGITAL 1. INTRODUÇÃO Na parte inferior da hierarquia da figura abaixo encontramos o nível da lógica digital, o verdadeiro hardware do computador. Este nível situa-se na fronteira
Leia maisAula 3 Redes de Interconexão
Aula 3 Redes de Interconexão As redes de interconexão são de fundamental importância nas arquiteturas paralelas Não importa o tipo da arquitetura, todo computador paralelo necessita de uma rede de interconexão
Leia maisORGANIZAÇÃO DE COMPUTADORES
ORGANIZAÇÃO DE COMPUTADORES TECNOLOGIAS EM REDES DE COMPUTADORES Semestre 2015.2 Prof. Dsc. Jean Galdino As principais arquiteturas de processadores são: Von Neumann; Harvard. ARQUITETURAS AULA 06 28/10/2015
Leia maisSincronização e Comunicação entre Processos
Sincronização e Comunicação entre Processos Monitores/Semáforos Semáforos Mecanismos de sincronização nãoestruturados; Exige do desenvolvedor bastante cuidado, pois qualquer engano pode levar a problemas.
Leia maisDesenvolvendo aplicações com LabVIEW FPGA. Rogério Rodrigues Engenheiro de Marketing Técnico Marcos Cardoso Engenheiro de Vendas
Desenvolvendo aplicações com LabVIEW FPGA Rogério Rodrigues Engenheiro de Marketing Técnico Marcos Cardoso Engenheiro de Vendas Agenda O que são FPGAs e por que eles são úteis? Programando FPGAs Hardware
Leia maisRT 1. Routers IP. Manuel P. Ricardo. Faculdade de Engenharia da Universidade do Porto
RT 1 Routers IP Manuel P. Ricardo Faculdade de Engenharia da Universidade do Porto RT 2 Bibliografia» Aula preparada com base seguinte bibliografia S. Keshav, An Engineering Approach to Computer Networking,
Leia maisSISTEMAS OPERACIONAIS DE REDE
SISTEMAS OPERACIONAIS DE REDE Questão 01 O sistema operacional gerencia o sistema de arquivos, que irá armazenar as informações/arquivos. Para esta tarefa, durante a formatação do disco rígido, são criados
Leia maisAnálise do Tráfego Interno em uma Rede-em-Chip por meio de Simulação
Análise do Tráfego Interno em uma Rede-em-Chip por meio de Simulação Sérgio Vargas Júnior, Eduardo A. da Silva, Cesar A. Zeferino Laboratório de Sistemas Embarcados e Distribuídos Universidade do Vale
Leia maisÉrico Nunes Ferreira Bastos, Celso Soccol, Ney Laert Vilar Calazans TECHNICAL REPORT SERIES. Number 050 July, 2005 (rev 1.
FACULDADE DE INFORMÁTICA PUCRS - Brasil http://www.inf.pucrs.br Projeto e Implementação da Arquitetura de Comunicação MERCURY: uma NoC intra-chip com topologia toro, filas centrais compartilhadas e modo
Leia maisProjeto com Linguagens de Descrição de Hardware
Projeto com Linguagens de Descrição de Hardware Versão 2012 RESUMO Esta experiência consiste no projeto e implementação de um circuito digital simples com o uso de uma linguagem de descrição de hardware.
Leia maisESTRATÉGIAS DE ALOCAÇÃO AULA 11 Sistemas Operacionais Gil Eduardo de Andrade
ESTRATÉGIAS DE ALOCAÇÃO AULA 11 Sistemas Operacionais Gil Eduardo de Andrade O conteúdo deste documento é baseado no livro do Prof. Dr. Carlos Alberto Maziero, disponível no link: http://dainf.ct.utfpr.edu.br/~maziero
Leia maisSistemas Digitais Transferências entre Registradores
Sistemas Digitais Transferências entre Registradores Referência Bibliográfica: Logic and Computer Design Fundamentals Mano & Kime Adaptações: josé artur quilici-gonzalez Sumário Transferências entre Registradores
Leia maisProf. André Rabelo LÓGICA DIGITAL INTRODUÇÃO
Prof. André Rabelo LÓGICA DIGITAL INTRODUÇÃO INTRODUÇÃO Um sistema pode ser definido como sendo um conjunto de elementos que são interligados de alguma maneira para compor um todo e assim realizar funcionalidade
Leia maisSSC0640 Sistemas Operacionais I
SSC0640 Sistemas Operacionais I 15ª Aula Gerenciamento de Memória Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br Slides adaptados de Marcos José Santana / Regina H. C. Santana / Luciana A. F. Martimiano
Leia maisCALCULADORA SIMPLES COM ULA
CALCULADORA SIMPLES COM ULA Versão 2013 RESUMO 1 Esta experiência tem por objetivo a utilização de circuitos integrados de operações lógicas e aritméticas para o desenvolvimento de circuitos que executam
Leia maisReal Time Multitasking Processor
Real Time Multitasking Processor Descrição do Produto O RealTime Multitasking Processor é um processador de comunicação e de algoritmos que opera em conjunto com as UCPs AL2003 ou AL2004. O processador
Leia maisSSC0611 Arquitetura de Computadores
SSC0611 Arquitetura de Computadores 6ª Aula Entrada e Saída Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br Estrutura da máquina de von Neumann Dispositivos Periféricos Interface com o mundo exterior
Leia maisCOMPUTADOR. Adão de Melo Neto
COMPUTADOR Adão de Melo Neto 1 PROGRAMA É um conjunto de instruções LINGUAGEM BINÁRIA INTRODUÇÃO Os caracteres inteligíveis são apenas zero(0) e um (1). É uma linguagem de comunicação dos computadores.
Leia maisTópicos Especiais em Redes de Telecomunicações
Tópicos Especiais em Redes de Telecomunicações Redes definidas por software e Computação em Nuvem Prof. Rodrigo de Souza Couto PARTE 1 REDES DEFINIDAS POR SOFTWARE (SDN) 2 Bibliografia Esta aula é baseada
Leia maisDefinição Rede Computadores
Definição Rede Computadores Uma rede de computadores consiste na interconexão entre dois ou mais computadores e dispositivos complementares acoplados através de recursos de comunicação, geograficamente
Leia maisMemória. Arquitetura de Computadores I. DCC-IM/UFRJ Prof. Gabriel P. Silva
Memória Arquitetura de Computadores I DCC-IM/UFRJ Prof. Gabriel P. Silva Representação das Informações A abreviação utilizada para o byte é o B maiúsculo e para o bit é o b minúsculo. Abaixo estão os multiplicadores
Leia maisProfa. Luiza Maria Romeiro Codá Profa. Dra Maria Stela Veludo de Paiva
Profa. Luiza Maria Romeiro Codá Profa. Dra Maria Stela Veludo de Paiva são circuitos integrados programáveis pelo usuário, Não apresentam uma função lógica definida, até que sejam configurados. pssuem
Leia maisAula 13 Roteamento Dinâmico com Protocolos Link-State (Protocolo OSPF)
Disciplina: Dispositivos de Rede I Professor: Jéferson Mendonça de Limas 3º Semestre Aula 13 Roteamento Dinâmico com Protocolos Link-State (Protocolo OSPF) 2014/1 Roteiro de Aula Introdução Funcionamento
Leia maisEPUSP PCS 3335 Laboratório Digital A. Um Circuito Digital
Um Circuito Digital Versão 2016 RESUMO Esta experiência tem como objetivo o desenvolvimento de um circuito digital, especificado a partir de um diagrama ASM e um fluxo de dados. A parte prática deve ser
Leia maisNotas da Aula 14 - Fundamentos de Sistemas Operacionais
Notas da Aula 14 - Fundamentos de Sistemas Operacionais 1. Dispositivos de E/S Uma operação de entrada e saída é aquela que envolve a leitura ou escrita de dados a partir de dispositivos que estão fora
Leia maisSSC0112 Organização de Computadores Digitais I
SSC2 Organização de Computadores Digitais I 4ª Aula Revisão de Lógica Digital Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br Aula ministrada por Prof. Paulo Sergio Lopes de Souza Revisão de Lógica Digital
Leia mais3 Uma Abordagem Orientada a Aspectos para o Desenvolvimento de Frameworks
48 3 Uma Abordagem Orientada a Aspectos para o Desenvolvimento de Frameworks Este capítulo apresenta uma visão geral da contribuição principal deste trabalho: uma abordagem orientada a aspectos para o
Leia maisInterconexão de redes locais. Repetidores. Hubs. Existência de diferentes padrões de rede
Interconexão de redes locais Existência de diferentes padrões de rede necessidade de conectá-los Interconexão pode ocorrer em diferentes âmbitos LAN-LAN LAN: gerente de um determinado setor de uma empresa
Leia maisRedes-em-Chip de Baixo Custo
UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL INSTITUTO DE INFORMÁTICA PROGRAMA DE PÓS-GRADUAÇÃO EM COMPUTAÇÃO RODRIGO DA SILVA CARDOZO Redes-em-Chip de Baixo Custo Dissertação apresentada como requisito parcial
Leia maisCapítulo 4 A camada de REDE
Capítulo 4 A camada de REDE slide 1 Introdução A camada de rede slide 2 Repasse e roteamento O papel da camada de rede é transportar pacotes de um hospedeiro remetente a um hospedeiro destinatário. Repasse.
Leia maisData and Computer Network Endereçamento IP
Endereçamento IP P P P Prof. Doutor Félix Singo Camadas do TCP/IP Data and Computer Network Aplicação: Camada mais alta Protocolos de Aplicações clientes e servidores HTTP, FTP, SMTP, POP Transporte: Estabelece
Leia mais6 ESCALONAMENTO DE CPU
6 ESCALONAMENTO DE CPU O escalonamento de CPU é ponto chave da multiprogramação. Ela permite que haja mais de um processo em execução ao mesmo tempo. Em ambientes com um único processador, o escalonador
Leia maisModelo de Camadas. Redes de Computadores
Modelo de Camadas Redes de Computadores Sumário Visão Geral de uma Rede de Computadores Protocolos Modelo de Camadas Porque utilizar Tipos de Modelos de Referência Modelo de Referência ISO/OSI Histórico
Leia maisOrganização e Arquitetura de Computadores I
Universidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de Computadores I Circuitos Lógicos Sequenciais (Parte
Leia maisRedes de Computadores
Instituto Superior Politécnico de Ciências e Tecnologia Redes de Computadores Prof Pedro Vunge I Semestre de 2017 SUMÁRIO Capítulo2 Topologias de redes de computadores 2.1 Considerações iniciais ; 2.2
Leia maisTopologias e Classificação das RC. Prof. Eduardo
Topologias e Classificação das RC Prof. Eduardo Introdução As redes de computadores de modo geral estão presentes em nosso dia-a-dia. Estamos tão acostumados a utilizá-las que não nos damos conta da sofisticação
Leia maisEntrada e Saída (E/S)
Organização e Arquitetura de Computadores Entrada e Saída (E/S) Givanaldo Rocha de Souza http://docente.ifrn.edu.br/givanaldorocha givanaldo.rocha@ifrn.edu.br Baseado no material do prof. Sílvio Fernandes
Leia maisWilliam Stallings Arquitetura e Organização de Computadores 8 a Edição
William Stallings Arquitetura e Organização de Computadores 8 a Edição Capítulo 3 Visão de Nível Superior das Funções e Interconexões do Computador Parte 3 Barramentos Conectando Todas as unidades devem
Leia maisEscola Politécnica da Universidade de São Paulo
Escola Politécnica da Universidade de São Paulo Departamento de Engenharia de Telecomunicações e Controle PTC3450 - Redes de Comunicação - 1o semestre 2017 Lista de Exercícios Suplementares 1 1) (2014-P1)
Leia maisTecnólogo em Análise e Desenvolvimento de Sistemas. Sistemas Operacionais (SOP A2)
Tecnólogo em Análise e Desenvolvimento de Sistemas Sistemas Operacionais (SOP A2) Conceitos de Hardware e Software Referências: Arquitetura de Sistemas Operacionais. F. B. Machado, L. P. Maia. Editora
Leia maisSSC0112 Organização de Computadores Digitais I
SSC0112 Organização de Computadores Digitais I 20ª Aula Hierarquia de memória Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br 1 Princípios básicos Definição: Tamanho da cache Tamanho do bloco Função de
Leia maisUniversidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação.
Universidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de I Organização e Arquitetura Básicas B de (Parte III)
Leia maisPCS-2529 Introdução aos Processadores. Prof. Dr. Paulo Sérgio Cugnasca
PCS-2529 Introdução aos Processadores Prof. Dr. Paulo Sérgio Cugnasca 1 2 Existem 4 esquemas diferentes de E/S possíveis, cada um se aplicando em uma determinada situação. E/S Programada. E/S Acionada
Leia maisIntrodução ao Projeto de Sistemas Digitais com Dispositivos Programáveis
Introdução ao Projeto de Sistemas Digitais com Dispositivos Programáveis E.T.M./2011 (adaptação) RESUMO Nesta experiência será apresentada uma metodologia estruturada para projeto de sistemas digitais
Leia maisEPUSP PCS 2011 Laboratório Digital I. Uma ULA Simples
Uma ULA Simples Versão 2015 RESUMO Esta experiência tem como objetivo o desenvolvimento do projeto de uma unidade lógica e aritmética simples que realiza quatro operações sobre dados de quatro bits. OBJETIVOS
Leia maisIntrodução ao Projeto de Sistemas Digitais com Dispositivos Programáveis
Introdução ao Projeto de Sistemas Digitais com Dispositivos Programáveis Versão 2012 RESUMO Nesta experiência será apresentada uma metodologia estruturada para projeto de sistemas digitais utilizando FPGAs
Leia mais# $ % & ' ( ) * ' ( ) *! " " Orientador +, -
#$ %&'()* '()*!"" Orientador +,- ."%&/0#12 3"/%'0)/))&/ )4506 7" %/0)/))&/ 8906 8)) :"'/0)/))&/ '% '); Um roteador recebe em alguma de suas interfaces um pacote vindo da rede local ou da rede externa.
Leia maisTopologias de redes de computadores
Topologias de redes de computadores Objetivos Apresentar as principais topologias de redes e suas classificações. Caracterizar as topologias e sua formação. Conhecer as topologias em sua essência. Apresentar
Leia maisREDES DE COMPUTADORES Prof. Ricardo Rodrigues Barcelar
- Aula 4 - INTERFACES E SERVIÇOS Definições: Serviços: Cada camada fornece serviços para camada superior. O modelo especifica o que cada camada faz, não como o serviço é implementado ou acessado. Interfaces:
Leia maisUniversidade Federal do Rio de Janeiro Informática DCC/IM. Arquitetura de Computadores II. Arquiteturas MIMD. Arquiteturas MIMD
Universidade Federal do Rio de Janeiro Informática DCC/IM Arquitetura de Computadores II Arquiteturas MIMD Arquiteturas MIMD As arquiteturas MIMD dividem-se em dois grandes modelos: Arquiteturas MIMD de
Leia maisFaculdade de Ciências Exatas da PUC SP Sistemas de Informação Laboratório de Redes II - Prof. Julio Arakaki
Faculdade de Ciências Exatas da PUC SP Sistemas de Informação Laboratório de Redes II - Prof. Julio Arakaki Aluno: GABARITO RA: Data 08/05/2017 1- Quais são as funções de um roteador? (Escolha três.) (
Leia mais