Circuitos digitais Parte 02 Decodificadores

Transcrição

1 Circuitos digitais Parte 02 Decodificadores Campus lto Paraopeba 1

2 Parte 02 Decodificadores Decodificadores podem ser entendidos como conversores de binário para decimal. Existe uma entrada binária e uma saída decimal. entrada binária é formada pela quantidade de bits necessária para permitir a representação de todos os valores decimais suportáveis por este decodificador. saída decimal é formada por uma quantidade de bits suficiente para apontar para todos os valores decimais suportados por este decodificador. O nome dos bits de saída precisa receber, obrigatoriamente, um sufixo correspondente ao valor decimal da palavra binária colocada nos bits de entrada. Um decodificador completo possui n bits de entrada e 2^n bits de saída. O decodificador é especificado por n 2^n. Um decodificador incompleto é aquele que sofre a subtração de uma ou mais saídas. Neste caso, as palavras binárias de entrada correspondentes a estas saídas omitidas não poderiam ser utilizadas, pois o decodificador não seria capaz de fazer a decodificação. Como somente uma única combinação dos bits de entrada pode ser inserida em um instante, então somente uma única saída pode ser sinalizada por vez. Não é permitido selecionar zero, duas ou mais saídas. Uma e apenas uma saída é selecionada. Se o decodificador indica o valor decimal por meio de uma saída em zero, temos um decodificador com saída decodificada ativa em nível zero e, neste caso, o nome dos bits de saída precisa começar com /. Se o decodificador indica o valor decimal por meio de uma saída em um, temos um decodificador com saída decodificada ativa em nível um. Para decodificação em nível zero, todas as demais saídas assumem nível um. Para decodificação em nível um, todas as demais saídas assumem nível zero. Para saídas indicadas por nível zero, cada bit corresponde a um maxtermo e a porta lógica utilizada é a OR. Para saídas indicadas por nível um, cada bit corresponde a um mintermo e a porta lógica utilizada é a ND. De maneira geral, a porta lógica empregada é aquela para a qual o valor usado na sinalização é o elemento neutro. 1. Decodificador 1 2 com saídas ativas em nível alto 1 2 ativo em nível alto ativo em nível alto 2. Decodificador 1 2 com saídas ativas em nível baixo / / 1 2 ativo em nível baixo / / ativo em nível baixo / / 2

3 3. Decodificador com saídas ativas em nível alto out2 out3 ativo em nível alto out2 out ativo em nível alto 4. Decodificador com saídas ativas em nível baixo / / / / / /out2 /out3 / ativo em nível baixo / / /out2 /out ativo em nível baixo 3

4 5. Decodificador 3 8 com saídas ativas em nível alto C ativo em nível alto C out2 out3 out4 out5 out6 out ativo em nível alto C 3 8 out2 out3 out4 out5 out6 out7 3 8 ativo em nível alto 4

5 6. Decodificador 3 8 com saídas ativas em nível baixo C ativo em nível baixo C / / /out2 /out3 /out4 /out5 /out6 /out ativo em nível baixo C 3 8 / / /out2 /out3 /out4 /out5 /out6 /out7 3 8 ativo em nível baixo 5

6 7. Decodificador em lógica positiva com chip enable out2 out3 ativo em nível alto out2 out3 0 X X ativo em nível alto 8. Decodificador em lógica negativa com chip enable / / / / / / / /out2 /out3 / ativo em nível baixo / out2 out X X ativo em nível baixo 6

7 9. Decodificador em lógica positiva com output enable OE OE out2 out3 ativo em nível alto OE out2 out3 0 X X X 3S 3S 3S 3S 1 0 X X ativo em nível alto 10. Decodificador em lógica negativa com output enable / /OE / /OE / / /out2 /out3 ativo em nível baixo /OE / out2 out X X X X X 3S 3S 3S 3S ativo em nível baixo 7

8 11. Decodificador 3 8 em lógica negativa com NND C 74LS10 / / / / / / / / 3 8 ativo em nível baixo 12. Decodificador 3 8 em lógica negativa com NOR C 74LS ativo em nível alto 8

9 13. Decodificador 3 8 em lógica positiva com chip enable C 3 8 ativo em nível baixo 14. Decodificador 3 8 em lógica negativa com chip enable C 3 8 ativo em nível alto 9