VHDL ENTIDADES DE PROJETO

Transcrição

1 ENTIDADES DE PROJETO Uma entidade de projeto é o módulo básico de um projeto em. Pode representar desde uma porta lógica até um circuito complexo. É composta de duas partes: Declaração da entidade Arquitetura

2 ENTIDADES DE PROJETO A Declaração da entidade representa a interface com o mundo externo A arquitetura representa a funcionalidade ou descrição do funcionamento do circuito. DECLARAÇÃO Entidade de Projeto ARQUITETURA

3 ENTIDADES DE PROJETO A Declaração da entidade é constituída de duas palavras reservadas: ENTITY Vem seguida do nome do circuito projetado PORT É empregada para definir o modo e o tipo de portas ou sinais de entrada e saída. ENTITY circuito PORT (a,b: IN BIT; c: OUT BIT); END circuito; a e b são portas ou sinais de entrada c é uma porta ou sinal de saída IN e OUT são modos de operação das portas de entrada e saída

4 ENTIDADES DE PROJETO O corpo da arquitetura inicia-se com a palavra reservada ARQUITECTURE seguida de um nome identificador e o nome da declaração de entidade associada a ela. ARQUITECTURE exemplo OF circuito IS REGIÃO DE DECLARAÇÕES: Declarações de sinais e constantes Declaração de componentes Declaração e corpo de sub-programas Definição de novos tipos de dados locais REGIÃO DE COMANDOS CONCORRENTES END;

5 ENTIDADES DE PROJETO CIRC_ 1 PORTA AND ENTITY porta IS PORT ( a, b: IN BIT: c: OUT BIT); END porta; ARCHITECTURE porta_and OF porta IS ATRIBUIÇÃO SIMPLES DE SINAL <= c <= a AND b; END porta_and;

6 MODOS DE OPERAÇÃO DE UMA PORTA IN: A porta opera exclusivamente como entrada OUT: A porta opera exclusivamente como saída INOUT : A porta é bidirecional. Adequada para o modelamento de baramentos bidirecionais. BUFFER: Uma porta de modo OUT não pode controlar um sinal interno da entidade. Uma porta BUFFER pode.

7 MODOS DE OPERAÇÃO DE UMA PORTA IN A OUT D Sinal X OUT E IN B BUFFER F INOUT C INOUT G O sinal F é controlado pelo sinal B e pode controlar o sinal interno X F = f(b) X= f(f)

8 CLASSES DE OBJETOS OBJETOS SÃO ELEMENTOS QUE CONTÊM UM VALOR ARMAZENADO CLASSES DE OBJETOS: CONSTANT (CONSTANTE) VARIABLE ( VARIÁVEL) SIGNAL FILE (SINAL) (ARQUIVO)

9 CLASSES DE OBJETOS CONSTANT (CONSTANTE) ASSOCIA UM NOME SIMBÓLICO A UM NÚMERO EM UMA EXPRESSÃO ARITMÉTICA. VARIABLE ( VARIÁVEL) LOCAL DE ARMAZENAGEM DE DADOS TEMPORÁRIOS DE UM PROCESSO. SIGNAL (SINAL) REPRESENTAM FIOS QUE CONECTAM ENTRE SI OS MÓDULOS BÁSICOS DE UM PROJETO. FILE ASSOCIADOS À CRIAÇÃO DE ARQUIVOS.

10 CLASSES DE OBJETOS VARIÁVEIS SÃO EMPREGADAS EM REGIÕES DE CÓDIGO SEQUENCIAL SINAIS SÃO EMPREGADOS EM REGIÕES DE CÓDIGO SEQUENCIAL E CONCORRENTE. OBJETOS SÃO DECLARADOS NAS REGIÕES DE DECLARAÇÃO DE ARQUITETURAS E PROCESSOS. CONSTANT DECLARAÇÕES DE OBJETOS X:TIPO_CONSTANTE :=VALOR INICIAL; VARIABLE V:TIPO_VARIABLE :=VALOR INICIAL; SIGNAL S:TIPO_SINAL :=VALOR INICIAL; Obs: Em verde, opcional.

11 TIPOS OS OBJETOS EM SÃO DECLARADOS SEGUNDO TIPOS DEFINIDOS. OS TIPOS SE DIVIDEM EM: ESCALARES E COMPOSTOS TIPOS ESCALARES: BIT: 1, 0 BOOLEAN: TRUE, FALSE CHARACTER: a, b,c, A, B, C,?, { INTEGER: 123, 12, 2#1101#, 16#5C# REAL: 1,23; 100,23; 1,23E+2 TIME: 1us, 100 ps, 1fs

12 TIPOS COMPOSTOS: ARRAY(VETOR): TIPOS ARRAYS PREDEFINIDOS NO PADRÃO: BIT_VECTOR E STRING. BIT_VECTOR: MATRIZ DE n ELEMENTOS DO TIPO BIT. STRING: MATRIZ DE n ELEMENTOS DO TIPO CARACTER.

13 TIPOS DEFINIÇÃO DE NOVOS TIPOS: A DECLARAÇÃO DE UM NOVO TIPO É FEITA A PARTIR DA PALAVRA RESERVADA TYPE TYPE novo_tipo IS ( a, b, c) ; -- Criando tipo enumerado SIGNAL x: novo_tipo; -- Objeto empregando o novo tipo

14 OPERADORES OS OPERADORES SÃO DIVIDIDOS EM CLASSES: LÓGICOS: AND OR NAND NOR XOR XNOR RELACIONAIS: = /= < <= > >= DESLOCAMENTO: SLL SRL SLA SRA ROL ROR ADIÇÃO: + - & SINAL: + - MULTIPLICAÇÃO: * / MOD REM DIVERSOS: ** ABS NOT

15 COMANDOS CONCORRENTES BÁSICOS CONSTRUÇÃO WHEN ELSE ( ATRIBUIÇÃO CONDICIONAL DE SINAL) ENTITY mux IS PORT (input0, input1, sel : IN BIT; output : OUT BIT ); output END mux; ARCHITECTURE CIRC_2 OF mux IS output <= input0 WHEN sel = '0' ELSE input1; END CIRC_2; sel input0 input1

16 COMANDOS CONCORRENTES BÁSICOS high q1 mid q0 low CONSTRUÇÃO WHEN ELSE ENTITY cod IS PORT ( high, mid, low : IN BIT; q: OUT INTEGER RANGE 0 TO 3); END cod; ARCHITECTURE CIRC_3 OF cod IS q <= 3 WHEN high = '1 ELSE 2 WHEN mid = '1' ELSE 1 WHEN low = '1' ELSE 0; END CIRC_3

17 COMANDOS CONCORRENTES BÁSICOS CONSTRUÇÃO WHEN ELSE COM OPERADORES LÓGICOS ENTITY DECO IS PORT ( ea,eb: IN INTEGER RANGE 7 DOWNTO 0; I0,I1,I2,I3: IN BIT; q: OUT BIT); END DECO; ARCHITECTURE CIRC_4 OF CURSO IS q <= I3 OR I2 WHEN EA =2 AND EB=1 ELSE I2 WHEN EA=4 OR EB =6 ELSE I0 OR I1 WHEN EA=6 AND EB=3 ELSE I2; END CIRC_4;

18 COMANDOS CONCORRENTES BÁSICOS CONSTRUÇÃO WHEN ELSE COM OPERADORES LÓGICOS Equal0 ea[1..0] I1 I0 2' h2 -- A[1..0] B[1..0] OUT EQUAL Equal1 q~0 eb[1..0] 2' h1 -- A[1..0] B[1..0] OUT 0 1 q I2 I3 q~1 EQUAL q~2

19 COMANDOS CONCORRENTES BÁSICOS CONSTRUÇÃO WITH SELECT ( ATRIBUIÇÃO DE SINAL SELECIONADO) ENTITY mux IS PORT (d0, d1, d2, d3 : IN BIT; s: IN INTEGER RANGE 3 DOWNTO 0; output : OUT BIT ); END mux; so s1 do d1 output ARCHITECTURE CIRC_5 OF mux IS d2 WITH s SELECT output <= d0 WHEN 0, d1 WHEN 1, d2 WHEN 2, d3 WHEN 3; END CIRC_5; d3 s[1..0] d3 d2 d1 d0 Mux0 SEL[1..0] DATA[3..0] MUX OUT output

20 COMANDOS CONCORRENTES BÁSICOS CONSTRUÇÃO WITH SELECT FORMATO GERAL WITH expressao_escolha SELECT sinal_destino<= expressao_a WHEN CONDICAO_1, expressao_b WHEN CONDICAO_2, expressao_c WHEN CONDICAO_3 condicao_4, expressao_d WHEN CONDICAO_5 TO condicao_7, expressao_e WHEN OTHERS; O delimitador equivale a uma condição OU. A condição usando TO representa uma faixa de valores de um tipo escalar

21 COMANDOS CONCORRENTES BÁSICOS COMANDO PROCESS UM PROCESSO DEFINE UMA ÁREA CONTENDO COMANDOS SEQUENCIAIS. COMPONENTES DE UM PROCESSO: REGIÃO DE DECLARAÇÃO: PERMITE DECLARAR TIPOS, CONSTANTES E VARIÁVEIS. REGIÃO DE COMANDOS SEQUENCIAIS: ÁREA CONTENDO OS COMANDOS SEQUENCIAIS. INICIA COM A PALAVRA E TERMINA COM END PROCESS;

22 COMANDOS CONCORRENTES BÁSICOS COMANDO PROCESS ENTITY nome IS PORT (a,b : IN TIPO_SINAL; c,d : OUT TIPO_SINAL ); END nome; ARCHITECTURE nome OF nome IS Declarações Códigos concorrentes PROCESS (x,y..) Begin Códigos sequenciais End process; End nome; O que está dentro de architecture e fora de process é concorrente entre si. O que está dentro de process é sequencial. Uma arquitetura pode ter mais de um processo. O processo (process) é concorrente com com tudo que estiver fora dele, inclusive outro processo.

23 COMANDOS CONCORRENTES BÁSICOS COMANDO PROCESS LISTA SENSITIVA OU LISTA DE SENSIBILIDADE PROCESS( X,Y) X E Y SÃO SINAIS QUE, AO SOFREREM QUALQUER VARIAÇÃO, DÃO INÍCIO AO PROCESSO. SE UMA VARIAÇÃO DE X PROVOCAR UMA VARIAÇÃO DE Y OU VICE-VERSA O PROCESSO RODA NOVAMENTE. UM PROCESSO SÓ NÃO TEM LISTA SENSITIVA SE CONTIVER O COMANDO WAIT.

24 COMANDOS CONCORRENTES BÁSICOS COMPARAÇÃO ENTRE WHEN ELSE E WITH SELECT NA CONSTRUÇÃO WHEN ELSE A ORDEM EM QUE AS CONDIÇÕES SÃO APRESENTADAS INDICA A ORDEM EM QUE SÃO EXECUTADAS. A PRIMEIRA TEM PRIORIDADE MÁXIMA E A ÚLTIMA TEM PRIORIDADE MÍNIMA. NA CONSTRUÇÃO WITH SELECT TODAS AS CONDIÇÕES TEM A MESMA PRIORIDADE.

25 COMANDOS SEQUENCIAIS BÁSICOS CONSTRUÇÃO IF ELSE ENTITY mux IS PORT (d0,d1,d2,d3 IN BIT; s: IN INTEGER RANGE 3 DOWNTO 0; output : OUT BIT ); END mux; ARCHITECTURE CIRC_6 OF mux IS PROCESS (d0,d1,d2,d3,s); IF s=0 then output<=d0; ELSIF s=1 then output<=d1; ELSIF s=2 then output<=d2; ELSE output<=d3; END PROCESS; END CIRC_6;

26 COMANDOS SEQUENCIAIS BÁSICOS CONSTRUÇÃO IF ELSE ENTITY mux IS PORT s: IN INTEGER RANGE 3 DOWNTO 0; output : OUT BIT_VECTOR( 1 DOWNTO 0); END mux; ARCHITECTURE CIRC_6 OF mux IS PROCESS (s); IF s=0 then output<= 00 ; ELSIF s=1 then output<= 01 ; ELSIF s=2 then output<= 10 ; ELSE output<= 11 ; END PROCESS; END CIRC_6; ( Mux usando BIT_VECTOR)

27 COMANDOS SEQUENCIAIS BÁSICOS SINTAXE DA INSTRUÇÃO IF IF x>2 then z=4; IF x>2 then z=4; ELSE z=3; IF x=2 then z=4; ELSIF x=3 then z=6; ELSIF x=4 then z=7; ELSE z=10; A instrução ELSIF permite negar a condição anterior e especificar uma nova condição. A Instrução ELSE pode vir depois de IF e vários ELSIF e nega todas as condições anteriores.

28 COMANDOS SEQUENCIAIS BÁSICOS CONSTRUÇÃO CASE WHEN (MULTIPLEXADOR 4-1) ENTITY mux IS PORT (d0, d1, d2, d3 : IN BIT; s: IN INTEGER RANGE 3 DOWNTO 0; output : OUT BIT ); END mux; ARCHITECTURE CIRC_7 OF mux IS PROCESS(d0,d1,d2,d3,s) CASE s IS WHEN 0 => output<=d0; WHEN 1 => output<=d1; WHEN 2 => Output<=d2; WHEN 3 => Output<=d3; END CASE; END PROCESS; END circ_7;

29 COMANDOS SEQUENCIAIS BÁSICOS CONSTRUÇÃO CASE WHEN FORMATO GERAL CASE EXPRESSAO_DE_ESCOLHA IS WHEN CONDICAO_1 WHEN CONDICAO_2 WHEN CONDICAO_3 CONDICAO_4 WHEN CONDICAO_5 TO CONDICAO_9 WHEN OTHERS END CASE; => COMANDO_A => COMANDO_B; COMANDO_C; => COMANDO_D; => COMANDO_D; => COMANDO_E;COMANDO_F AS CONDIÇÕES DEVEM SER MUTUAMENTE EXCLUSIVAS, OU SEJA, NÃO PODE HAVER MAIS DE UMA CONDIÇÃO VERDADEIRA. TODAS AS CONDIÇÕES POSSUEMA MESMA PRIORIDADE. O DELIMITADOR EQUIVALE A UMA CONDIÇÃO OU AS PALAVRAS TO E DOWNTO PODEM SER USADOS PARA DELIMITAR UMA FAIXA DE CONDIÇÕES A PALAVRA RESERVADA OTHERS PODE SER EMPREGADA PARA NA ÚLTIMA CONDIÇÃO PARAAGRUPAR AS CONDIÇÕES NÃO RELACIONADAS NA LISTA.

30 COMANDOS SEQUENCIAIS BÁSICOS COMPARAÇÃO ENTRE WHEN ELSE E IF ELSE A CONSTRUÇÃO WHEN ELSE SÓ PODE SER USADA EM REGIÕES DE CÓDIGO CONCORRENTE E A INSTRUÇÃO IF ELSE É USADA EM REGIÕES DE CÓDIGO SEQUENCIAL. SEMPRE QUE POSSÍVEL DEVE-SE ESCOLHER A INTRUÇÃO CASE NO LUGAR DA INSTRUÇÃO IF, POIS CASE APRESENTA TODAS OS VALORES POSSÍVEIS PARA O SINAL ESPECIFICADO. JÁ A INSTRUÇÃO IF, MAIS VERSÁTIL, PODE DEIXAR ALGUNS VALORES NÃO ESPECIFICADOS. CADA VALOR NÃO ESPECIFICADO VAI GERAR UM LATCH ADICIONAL NO HARDWARE PARA ARMAZENÁ-LO.

31 COMANDOS SEQUENCIAIS BÁSICOS COMANDO WAIT O COMANDO WAIT SUSPENDE A EXECUÇÃO DE UM PROCESSO OU DE UM PROCEDIMENTO. A CONSTRUÇÃO WAIT ON ATUA DE MODO SEMELHANTE À LISTA SENSITIVA DE UM PROCESSO. O PROCESSO FICA SUSPENSO A TÉ QUE HAJA A VARIAÇÃO DE UM DOS SINAIS RELACIONADOS NA LISTA. NA CONSTRUÇÃO WAIT UNTIL O PROCESSO FICA SUSPENSO ENQUANTO A EXPRESSÃO BOOLEANA CONTIDA NO COMANDO NÃO FOR SATISFEITA. NA CONSTRUÇÃO WAIT FOR O PROCESSO FICA SUSPENSO POR UM PERÍODO DE TEMPO, REINICINADO NO COMANDO SEGUINTE, APÓS O PERÍODO DE TEMPO DEFINIDO.

32 COMANDOS SEQUENCIAIS BÁSICOS COMANDO WAIT WAIT ON SINAL_A, SINAL_B,SINAL_C; WAIT UNTIL X= 1 ; WAIT FOR 50ns; WAIT UNTIL X= 1 FOR 50ns; AS FERRASMENTAS DE SÍNTESE, NORMALMENTE NÃO SUPORTAM A CONSTRUÇÃO WAIT FOR. SE UM PROCESSO CONTÉM UMA LISTA SENSITIVA WAIT NÃO É PERMITIDA. MAIS DE UM COMANDO WAIT PODE SER INCLUÍDO EM UM PROCESSO.

33 COMANDOS SEQUENCIAIS BÁSICOS COMANDO WAIT (WAIT UNTIL) ENTITY W IS PORT(A, B: IN BIT; S: OUT BIT); END W ; ARCHITECTURE CIRC_8 OF W IS PROCESS WAIT UNTIL A='1' AND B='0'; S<=A; END PROCESS; END circ_8;

34 COMANDO WAIT (WAIT ON) COMANDOS SEQUENCIAIS BÁSICOS ENTITY W IS PORT(A,B:IN BIT; S:OUT BIT); END W; ARCHITECTURE CIRC_9 OF W IS PROCESS S<= 0 ; A:= 1 ; WAIT FOR 20ns; S<=A; END PROCESS; END circ_9; ESTE CÓDIGO NÃO É SINTETIZÁVEL NO QUARTUSII DA ALTERA. O COMPILADOR MOSTRA A MENSSAGEM DE ERRO ABAIXO: Error (10533): Wait Statement error at W.vhd(9): Wait Statement must contain condition clause with UNTIL keyword

35 COMANDO NULL COMANDOS SEQUENCIAIS BÁSICOS ENTITY NADA IS PORT(A:BIT_VECTOR(1 DOWNTO 0); S:OUT BIT_VECTOR(1 DOWNTO 0)); END NADA; ARCHITECTURE NADA OF CIRC_10 IS PROCESS(A) CASE A IS WHEN "00" => S<="01"; WHEN "01" => S<="10"; WHEN "10" => S<="11"; WHEN "11" => S<=NULL; END CASE; END PROCESS; END NADA; O COMANDO NULL NÃO REALIZA NENHUMA OPERAÇÃO. A EXECUÇÃO É PASSADA PARA O PRÓXIMO COMANDO. É ÚTIL NAS CONSTRUÇÕES CASE WHEN E IF ELSE, QUANDO NENHUMA AÇÃO DEVE SER TOMADA PARA UMA DETERMINADA CONDIÇÃO.

36 ATRIBUTOS ATRIBUTOS SÃO INFORMAÇÕES RELATIVAS A UM SINAL. GRANDE PARTE DOS ATRIBUTOS EM NÃO SÃO SINTETIZÁVEIS PELAS FERRAMENTAS DE SÍNTESE, MAS SÃO USADOS EM DESCRIÇÕES QUE TÊM A FINALIDADE DE TESTAR OUTRAS ENTIDADES. ATRIBUTOS SINTETIZÁVEIS: S EVENT : É VERDADEIRO SE OCORREU UMA MUDANÇA DE VALOR NO SINAL. É FALSO SE NÃO OCORREU. S STABLE: É VERDADEIRO SE NÃO OCORREU UMA MUDANÇA DE VALOR NO SINAL. É FALSO SE OCORREU UMA MUDANÇA DE VALOR NO SINAL. EXEMPLOS: IF S EVENT THEN B<=A; ATRIBUI O VALOR DE a A b SE s MUDA DE VALOR. IF S EVENT AND S= 1 THEN B<=A; ATRIBUI O VALOR DE a A b NA TRANSIÇÃO DE SUBIDA DO SINAL s. IF S STABLE THEN B<=A; ATRIBUI O VALOR DE a A b SE O SINAL s NÃO MUDA DE VALOR.

37 ATRIBUTOS ATRIBUTOS NÃO SINTETIZÁVEIS: S DELAYED[t] : GERA UM NOVO SINAL ATRASADO t UNIDADES DE TEMPO. S STABLE[t]: GERA UM NOVO SINAL BOOLEAN VERDADEIRO SE NÃO OCORREU UMA TROCA DE VALOR DO SINAL. S TRANSACTION: GERA UM NOVO SINAL TIPO BIT, COMPLEMENTADO A CADA ATRIBUIÇÃO DE VALOR DE S. S LAST_VALUE: VALOR DO SINAL ANTES DO ÚLTIMO EVENTO. S LAST_EVENT:TEMPO DECORRIDO DESDE A ÚLTIMA TROCA DE VALOR DO SINAL ATRIBUTOS NÃO ACEITOS PELO ALTERA QUARTUS II S QUIET[t]: NOVO SINAL TIPO BOOLEAN, VERDADEIRO SE NENHUM VALOR FOI ATRIBUIDO POR UM PERÍODO DE TEMPO S ACTIVE: VERDADEIRO SE FOI ATRIBÚIDO UM NOVO VALOR AO SINAL, MESMO SE FOR UM VALOR IGUAL AO ANTERIOR

38 ATRIBUTOS ATRIBUTOS RELATIVOS A VETORES (SINTETIZÁVEIS): S HIGH : LIMITE SUPERIOR DO VETOR. S LOW: LIMITE INFERIOR DO VETOR. S RIGTH: LIMITE DIREITO DO VETOR S LEFT: LIMITE ESQUERDO DO VETOR. S LENGTH: NUMEROS DE LEMENTOS NO VETOR. S RANGE: FAIXA DO VETOR S REVERSE_RANGE: FAIXA OPOSTA À OBTIDA COM O ATRIBUTO RANGE OBS: SE O VETOR TIVER MAIS DE UMA DIMENSÃO UM PARÂMETRO DEVE SER USADO NO ATRIBUTO. POR EXEMPLO: S HIGH[n], ONDE n É A DIMENSÃO DO VETOR.

39 EXEMPLOS: ATRIBUTOS CONSTANT X: BIT_VECTOR(0 TO 7) := ; X(0) X(7) X HIGH = 7 X LOW = 0 X RIGHT =7 X LEFT = 0 X RANGE = 0 TO 7 X REVERSE_RANGE = 7 TO 0 CONSTANT X: BIT_VECTOR(7 DOWNTO 0) := ; X(7) X(0) X HIGH = 7 X LOW = 0 X RIGHT = 0 X LEFT = 7 X RANGE = 7 DOWNTO 0 X REVERSE_RANGE = 0 TO 7

40 ATRIBUTOS ATRIBUTOS RELATIVOS A TIPOS (NÃO SINTETIZÁVEIS): S HIGH : ELEMENTO DE POSIÇÃO MAIS ELEVADA NO TIPO. S LOW : ELEMENTO DE POSIÇÃO MAIS INFERIOR NIO TIPO. S SUCC(e) : ELEMENTO QUE SUCEDE O ELEMENTO e NO TIPO. S PRED(e) : ELEMENTO QUE PRECEDE O ELEMENTO e NO TIPO. S RIGHT : ELEMENTO DE POSIÇÃO MAIS A DIREITA NO TIPO. S LEFT : ELEMENTO DE POSIÇÃO MAIS A ESQUERDA NO TIPO. S RIGHTOF(e) : ELEMENTO À DIREITA DO ELEMENTO e NO TIPO. S LEFTOF(e) : ELEMENTO À ESQUERDA DO ELEMENTO e NO TIPO. S VAL(p) : ELEMENTO DE POSIÇÃO p NO TIPO. S POS(e) : POSIÇÃO DO ELEMENTO e NO TIPO.

41 EXEMPLOS: ATRIBUTOS SUBTYPE S IS CHARACTER RANGE A TO Z ; A B... F G H... Y Z S POS(g) S LEFT S LEFTOF(g) S RIGHTOF(g) S RIGHT S LOW S PRED(g) S SUCC(g) S HIGH S VAL(71)

42 CIRCUITOS SÍNCRONOS CIRC_UITOS SENSÍVEIS A NÍVEL (LATCH) LATCH DE UM BIT COM ENABLE, SET E RESET ENTITY LT IS PORT(D,EN,RESET,SET:IN BIT; Q:OUT BIT); END LT; ARCHITECTURE CIRC_11 OF LT IS PROCESS(D,EN,RESET,SET) IF RESET='1' THEN Q<='0'; ELSIF SET='1' THEN Q<='1'; ELSIF EN='1' THEN Q<=D; END PROCESS; END circ_11;

43 CIRCUITOS SÍNCRONOS CIRCUITOS SENSÍVEIS A NÍVEL (LATCH) LATCH DE OITO BITS COM ENABLE, SET E RESET ENTITY LT IS PORT(D: IN BIT_VECTOR(7 DOWNTO 0); EN,RESET,SET: IN BIT; Q: OUT BIT_VECTOR(7 DOWNTO 0)); END LT; ARCHITECTURE CIRC_11 OF LT IS PROCESS(D,EN,RESET,SET) IF RESET='1' THEN Q<= ; ELSIF SET='1' THEN Q<= ; ELSIF EN='1' THEN Q<=D; END PROCESS; END circ_11;

44 CIRCUITOS SÍNCRONOS CIRCUITOS SENSÍVEIS À TRANSIÇÃO (FLIP-FLOPS) FLIP-FLOP TIPO D COM SET E RESET ENTITY FFD IS PORT(CLK,D,EN,RESET,SET:IN BIT; Q:OUT BIT); END FFD; ARCHITECTURE CIRC_12 OF FFD IS PROCESS(CLK,RESET,SET) IF RESET='1' THEN Q<='0'; ELSIF SET='1' THEN Q<='1'; ELSIF CLK'EVENT and CLK='1' THEN IF EN='1' THEN Q<=D; END PROCESS; END circ_12;

45 CIRCUITOS SÍNCRONOS CIRCUITOS SENSÍVEIS À TRANSIÇÃO (FLIP-FLOPS) FLIP-FLOP TIPO T ENTITY FFT IS PORT ( clk: IN BIT; q: OUT BIT); END FFT; ARCHITECTURE EXEMPL013 OF FFT IS SIGNAL s: BIT; PROCESS(clk) IF CLK'EVENT AND CLK = '1' THEN s<= NOT s; q<= s; END PROCESS; END exemplo13;

46 CIRCUITOS SÍNCRONOS CIRCUITOS SENSÍVEIS À TRANSIÇÃO (FLIP-FLOPS) FLIP-FLOP TIPO RS LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY FFRS IS PORT ( set, reset,clk: IN STD_LOGIC; q: OUT STD_LOGIC); END FFRS; ARCHITECTURE CIRC_14 OF FFRS IS PROCESS(clk) IF CLK'EVENT AND CLK = '1' THEN IF set = '1' THEN q<='1'; IF reset = '1' THEN q<='0'; IF set='1' AND reset='1' THEN Q<='X'; END PROCESS; END circ_14;

47 CIRCUITOS SÍNCRONOS CIRCUITOS SENSÍVEIS À TRANSIÇÃO (FLIP-FLOPS) FLIP-FLOP TIPO JK ENTITY FFJK IS PORT ( j, k,clk: IN BIT; q: OUT BIT); END FFJK; ARCHITECTURE CIRC_15 OF FFJK IS SIGNAL S:BIT; PROCESS(clk) IF CLK'EVENT AND CLK = '1' THEN IF j = '1' AND k='0' THEN q<='1'; IF k = '1' AND j ='0' THEN q<='0'; IF j = '1' AND k = '1' THEN s <= NOT s; q <= s; END PROCESS; END circ_15;

48 CIRCUITOS SÍNCRONOS CIRCUITOS SENSÍVEIS À TRANSIÇÃO (REGISTRADORES) REGISTRADOR DE OITO BITS ENTITY REG1 IS PORT (clk : IN BIT; d: IN INTEGER RANGE 255 DOWNTO 0; q: OUT INTEGER RANGE 255 DOWNTO 0); END REG1; ARCHITECTURE CIRC_ 16 OF REG1 IS PROCESS WAIT UNTIL clk = '1'; -- PODERIA SER: IF CLK EVENT AND CLK= 1 q <= d; END PROCESS; END circ_16;

49 CIRCUITOS SÍNCRONOS CIRCUITOS SENSÍVEIS À TRANSIÇÃO (REGISTRADORES) REGISTRADOR COM CLEAR E PRESET ASSÍNCRONOS ENTITY REG2 IS PORT (clk,pre,clr : IN BIT; d: IN BIT_VECTOR(7 DOWNTO 0); q:out BIT_VECTOR(7 DOWNTO 0)); END REG2; ARCHITECTURE CIRC_17 OF REG2 IS PROCESS (clk, clr, pre) IF clr = '1' THEN q <= " "; ELSIF pre = '1' THEN q <= " "; ELSIF clk'event AND clk = '1' THEN q <= d; END PROCESS; END circ_17;

50 CIRCUITOS SÍNCRONOS CIRCUITOS SENSÍVEIS À TRANSIÇÃO (REGISTRADORES) REGISTRADOR COM LOAD ASSÍNCRONO ENTITY REG3 IS PORT (clk,load : IN BIT; data,d:in INTEGER RANGE 255 DOWNTO 0; q:out INTEGER RANGE 255 DOWNTO 0); END REG3; ARCHITECTURE CIRC_18 OF REG3 IS PROCESS (clk, load, data) IF load = '1' THEN q <= data; ELSIF clk'event AND clk = '1' THEN q <= d; END PROCESS; END circ_18;

51 CIRCUITOS SÍNCRONOS CIRCUITOS SENSÍVEIS À TRANSIÇÃO (REGISTRADORES DE DESLOCAMENTO) PARA A DIREITA BITS b7 b6 b5 b4 b3 b2 b1 b0 ORDEM A7 A6 A5 A4 A3 A2 A1 A0 ANTES BITS 0 b7 b6 b5 b4 b3 b2 b1 ORDEM A7 A6 A5 A4 A3 A2 A1 A0 DEPOIS PARA A ESQUERDA BITS b7 b6 b5 b4 b3 b2 b1 b0 ORDEM A7 A6 A5 A4 A3 A2 A1 A0 ANTES BITS b6 b5 b4 b3 b2 b1 b0 0 ORDEM A7 A6 A5 A4 A3 A2 A1 A0 DEPOIS

52 CIRCUITOS SÍNCRONOS CIRCUITOS SENSÍVEIS À TRANSIÇÃO (REGISTRADORES DE DESLOCAMENTO) REGISTRADOR COM DESLOCAMENTO PARA A DIREITA ENTITY reg4 IS PORT (ld,clk,sht : IN BIT; d: IN BIT_VECTOR(7 DOWNTO 0); q: OUT BIT_VECTOR(7 DOWNTO 0)); END reg4; ARCHITECTURE CIRC_19 OF reg4 IS PROCESS (clk) VARIABLE num:bit_vector(7 DOWNTO 0); IF CLK'EVENT AND CLK='1'THEN IF ld='1' THEN num<=d; ELSIF sht ='1' THEN num(6 downto 0):=num(7 downto 1); num(7):='0'; q<=num; END PROCESS; END circ_19;

53 CIRCUITOS SÍNCRONOS CIRCUITOS SENSÍVEIS À TRANSIÇÃO (REGISTRADORES DE DESLOCAMENTO) REGISTRADOR COM DESLOCAMENTO PARA A ESQUERDA ENTITY reg5 IS PORT (ld,clk,sht : IN BIT; d: IN BIT_VECTOR(7 DOWNTO 0); q: OUT BIT_VECTOR(7 DOWNTO 0)); END reg5; ARCHITECTURE CIRC_20 OF reg5 IS PROCESS (clk) VARIABLE num:bit_vector(7 DOWNTO 0); IF CLK'EVENT AND CLK='1' THEN IF ld='1' THEN num<=d; ELSIF sht ='1' THEN num(7 downto 1):=num(6 downto 0); num(0):='0'; q<=num; END PROCESS; END circ_20;

54 CIRCUITOS SÍNCRONOS CIRCUITOS SENSÍVEIS À TRANSIÇÃO (REGISTRADORES DE DESLOCAMENTO) REGISTRADORES USANDO INSTRUÇÃO DE DESLOCAMENTO E ROTAÇÃO DESLOCAMENTO ARITMÉTICO SLA (shift left arithmetic) : O BIT MAIS À ESQUERDA É PERDIDO. O BIT MAIS À DIREITA É REPETIDO, OCUPANDO O LUGAR VAGO. SRA (shift rigth arithmetic) :O BIT MAIS À DIREITA É PERDIDO. O BIT MAIS À ESQUERDA É REPETIDO, OCUPANDO O LUGAR VAGO. PERDIDO REPETIDO NÚMERO DE DESLOCAMENTOS CONSTANT X: BIT_VECTOR:= ; Z<= X SLA 1; - - Z= REPETIDO CONSTANT X: BIT_VECTOR:= ; Z<= X SRA 1; - - Z= PERDIDO

55 CIRCUITOS SÍNCRONOS CIRCUITOS SENSÍVEIS À TRANSIÇÃO (REGISTRADORES DE DESLOCAMENTO) REGISTRADORES USANDO INSTRUÇÃO DE DESLOCAMENTO E ROTAÇÃO DESLOCAMENTO LÓGICO SLL (shift left logical) : O BIT MAIS À ESQUERDA É PERDIDO. O BIT VAGO, MAIS À DIREITA, É OCUPADO POR ZERO. SRL (shift rigth logical) :O BIT MAIS À DIREITA É PERDIDO. O BIT VAGO, MAIS À ESQUERDA É OCUPADO POR ZERO. PERDIDO CONSTANT X: BIT_VECTOR:= ; NÚMERO DE DESLOCAMENTOS Z<= X SLL 1; - - Z= CONSTANT X: BIT_VECTOR:= ; Z<= X SRL 1; - - Z= PERDIDO

56 CIRCUITOS SÍNCRONOS CIRCUITOS SENSÍVEIS À TRANSIÇÃO (REGISTRADORES DE DESLOCAMENTO) REGISTRADORES USANDO INSTRUÇÃO DE DESLOCAMENTO E ROTAÇÃO ROTAÇÃO ROL (rotate logical left) : O BIT MAIS À ESQUERDA, PASSA A OCUPAR A POSIÇÃO MAIS À DIREITA. NENHUMA BIT É PERDIDO. ROR (rotate logical rigth) :O BIT MAIS À DIREITA PASSA A OCUPAR A POSIÇÃO MAIS À ESQUERDA. NENHUM BIT É PERDIDO. ROTACIONADO CONSTANT X: BIT_VECTOR:= ; NÚMERO DE ROTAÇÕES Z<= X SLL 1; - - Z= ROTACIONADO CONSTANT X: BIT_VECTOR:= ; Z<= X SRL 1; - - Z=

57 CIRCUITOS SÍNCRONOS CIRCUITOS SENSÍVEIS À TRANSIÇÃO (REGISTRADORES DE DESLOCAMENTO) ENTITY reg6 IS PORT (ld,clk,sht : IN BIT; d1: IN BIT_VECTOR(7 DOWNTO 0):=" "; d2: IN BIT_VECTOR(7 DOWNTO 0):=" "; d3: IN BIT_VECTOR(7 DOWNTO 0):=" "; d4: IN BIT_VECTOR(7 DOWNTO 0):=" "; d5: IN BIT_VECTOR(7 DOWNTO 0):=" "; d6: IN BIT_VECTOR(7 DOWNTO 0):=" "; q_sla,q_sra,q_sll,q_srl,q_rol,q_ror: OUT BIT_VECTOR(7 DOWNTO 0)); END reg6; ARCHITECTURE CIRC_21 OF reg6 IS PROCESS (clk) VARIABLE num1,num2,num3,num4,num5,num6: BIT_VECTOR(7 DOWNTO 0); IF CLK'EVENT AND CLK='1' THEN IF ld='1' THEN num1:=d1; num2:=d2; num3:=d3; num4:=d4; num5:=d5; num6:=d6; ELSIF sht ='1' THEN num1:=num1 sla 1; num2:=num2 sra 1; num3:=num3 sll 1; num4:=num4 srl 1; num5:=num5 rol 1; num6:=num6 ror 1; q_sla<=num1; q_sra<=num2; q_sll<=num3; q_srl<=num4; q_rol<=num5; q_ror<=num6; END PROCESS; END circ_21;

58 CIRCUITOS SENSÍVEIS À TRANSIÇÃO (REGISTRADORES DE DESLOCAMENTO) CIRCUITOS SÍNCRONOS POLI-UPE D Q PRE ENA CLR D ENA Q PRE CLR D Q PRE ENA CLR D ENA Q PRE CLR D Q PRE ENA CLR D Q PRE ENA CLR D Q PRE ENA CLR D Q PRE ENA CLR SEL DATAA DATAB OUT0 MUX21 SEL DATAA DATAB OUT0 MUX21 SEL DATAA DATAB OUT0 MUX21 SEL DATAA DATAB OUT0 MUX21 SEL DATAA DATAB OUT0 MUX21 SEL DATAA DATAB OUT0 MUX21 SEL DATAA DATAB OUT0 MUX21 SEL DATAA DATAB OUT0 MUX21 SEL DATAA DATAB OUT0 MUX21 SEL DATAA DATAB OUT0 MUX21 SEL DATAA DATAB OUT0 MUX21 SEL DATAA DATAB OUT0 MUX21 num1[7..1] num1[0] num2[6..0] num2[7] num3[7..0] num4[7..0] num5[7..0] num6[7..0] num1~[6..0] num1~[13..7] num2~[6..0] num3~[7..0] 1' h0 -- num3~[15..8] num4~[7..0] 1' h0 -- num4~[15..8] num5~[7..0] num6~[15..8] ld d1[7..0] d2[7..0] d3[7..0] d4[7..0] d5[7..0] d6[7..0] q_sla[7..0] q_sra[7..0] q_sll[7..0] q_srl[7..0] q_rol[7..0] q_ror[7..0] clk sht num5~[15..8] num2~[13..7] num6~[7..0]

59 CIRCUITOS CONTADORES CIRCUITOS SÍNCRONOS CONTADOR DE 8 BITS COM ENABLE SÍNCRONO ENTITY CONT1 IS PORT(en, clk: IN BIT; q:out INTEGER RANGE 255 DOWNTO 0); END CONT1; ARCHITECTURE CIRC_22 OF CONT1 IS PROCESS (clk) VARIABLE cnt : INTEGER RANGE 255 DOWNTO 0; IF (clk 'EVENT AND clk = '1') THEN IF en = '1' THEN cnt := cnt + 1; q<= cnt; END PROCESS; END circ_22;

60 CIRCUITOS CONTADORES CIRCUITOS SÍNCRONOS CONTADOR DE 8 BITS COM LOAD SÍNCRONO ENTITY CONT2 IS PORT (ld, clk: IN BIT; d: IN INTEGER RANGE 255 DOWNTO 0; q: OUT INTEGER RANGE 255 DOWNTO 0); END CONT2; ARCHITECTURE CIRC_23 OF CONT2 IS PROCESS (clk) VARIABLE cnt : INTEGER RANGE 255 DOWNTO 0; IF (clk 'EVENT AND clk = '1') THEN IF ld = '0' THEN cnt := d; ELSE cnt := cnt + 1; q<=cnt; END PROCESS; END circ_23;

61 CIRCUITOS CONTADORES CIRCUITOS SÍNCRONOS CONTADOR UP/DOWN COM ENABLE SÍNCRONO. ENTITY CONT3 IS PORT(en, up, clk: IN BIT; q:out INTEGER RANGE 255 DOWNTO 0); END CONT3; ARCHITECTURE CIRC_24 OF CONT3; PROCESS (clk) VARIABLE cnt : INTEGER RANGE 255 DOWNTO 0; IF (clk'event AND clk = '1') THEN IF en = '1' THEN IF up ='1' THEN cnt:= cnt +1; ELSE cnt:= cnt -1; END PROCESS; END circ_24;

62 CIRCUITOS CONTADORES CIRCUITOS SÍNCRONOS CONTADOR UP/DOWN COM ENABLE E CLEAR SÍNCRONOS. ENTITY cont4 IS PORT(clr,en,up, clk: IN BIT; q:out INTEGER RANGE 255 DOWNTO 0); END cont4; ARCHITECTURE CIRC_25 OF cont4 IS PROCESS (clk) VARIABLE cnt : INTEGER RANGE 255 DOWNTO 0; IF clk'event AND clk = '1' THEN IF clr = '0' THEN cnt := 0; ELSE IF en = '1' THEN IF up ='1' THEN cnt := cnt +1; ELSE cnt := cnt -1; q<=cnt; END PROCESS; END circ_25;

63 CIRCUITOS CONTADORES CIRCUITOS SÍNCRONOS CONTADOR DE OITO BITS MÓDULO MENOR DO QUE 255 ENTITY CONT5 IS PORT(clk: IN BIT; q:out INTEGER RANGE 255 DOWNTO 0); END CONT5; ARCHITECTURE CIRC_26 OF CONT5 IS PROCESS (clk) VARIABLE cnt : INTEGER RANGE 255 DOWNTO 0; IF (clk'event AND clk = '1') THEN IF cnt = 200 THEN cnt := 0; ELSE cnt := cnt + 1; q<=cnt; END PROCESS; END Circ_26;

64 MÁQUINAS DE ESTADO MÁQUINA MEALY S0 S1 x = 1 /z = 0 CIRCUITOS SÍNCRONOS S2 ENTITY MAQ2 IS PORT( clr,clk,x: IN BIT; z:out BIT); END MAQ2; ARCHITECTURE CIRC_27 OF MAQ2 IS TYPE ESTADOS IS (S0, S1, S2); SIGNAL EST: ESTADOS; PROCESS (clr,clk,x) IF clr = '1' THEN EST <= S0; ELSIF clk'event AND clk = '1' THEN CASE EST IS WHEN S0 => IF x = '0' THEN z <= '1'; EST<=S2; ELSE z<= '1'; EST<=S1; WHEN S1 => IF x = '0' THEN z<= '1'; EST<=S1; ELSE z<= '0'; EST<=S2; WHEN S2 => IF x = '0' THEN z<= '0'; EST<=S1; ELSE z<= '0'; EST<=S0; END CASE; END PROCESS; END circ_27;

65 S0 POLI-UPE MÁQUINAS DE ESTADO MÁQUINAS MOORE z = 0 x = 1 S1 z = 1 z = 1 S2 CIRCUITOS SÍNCRONOS ENTITY MAQ2 IS PORT( clr,clk,x: IN BIT; z:out BIT); END MAQ2; ARCHITECTURE CIRC_28 OF MAQ2 IS TYPE ESTADOS IS (S0, S1, S2); SIGNAL EST: ESTADOS; PROCESS (clr,clk,x) IF clr = '1' THEN EST <= S0; ELSIF (clk'event AND clk = '1') THEN CASE EST IS WHEN S0 => z <= '0'; IF x = '0' THEN EST <= S1; ELSE EST <= S1; WHEN S1 => z <= '1'; IF x = '0' THEN EST <= S2; ELSE EST <= S1; WHEN S2 => z <='1'; IF x = '0' THEN EST <= S1; ELSE EST <= S0; END CASE; END PROCESS; END circ_28;

66 MÁQUINA COM DOIS PROCESSOS CIRCUITOS SÍNCRONOS S0 S1 x = 1 /z = 0 S2 ENTITY MAQ3 IS PORT( clr,clk,x: IN BIT; z:out BIT); END MAQ3; ARCHITECTURE CIRC_29 OF MAQ3 IS TYPE ESTADOS IS (S0, S1, S2); SIGNAL atual,prox: ESTADOS; PROCESS(clr,clk) IF CLR='1' THEN Atual<=S0; ELSIF CLK'EVENT AND CLK='1' THEN Atual<=prox; END PROCESS; PROCESS (atual, prox,x) CASE atual IS WHEN S0 => IF x = '0' THEN z<= '1'; prox<=s2; ELSE z<= '1'; prox<=s1; WHEN S1 => IF x = '0' THEN z<= '1'; prox<=s2; ELSE z<= '0'; prox<=s2; WHEN S2 => IF x = '0' THEN z<= '0'; prox<=s1; ELSE z<= '0'; prox<=s0; END CASE; END PROCESS; END circ_29;

67 CIRCUITOS TRI-STATES BUFFER DE OITO BITS TRI-STATE LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY BUFF IS PORT (en : STD_LOGIC; d: IN STD_LOGIC_VECTOR(7 DOWNTO 0); q: OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END BUFF; ARCHITECTURE CIRC_30 OF BUFF IS PROCESS (en,d) IF en = '1' THEN q <= d; else q <= "ZZZZZZZZ"; END PROCESS; END circ_30;

68 CIRCUITOS TRI-STATES BARRAMENTO BIDIRECIONAL TRI-STATE LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY BBT IS PORT( bidir: INOUT STD_LOGIC_VECTOR (7 DOWNTO 0); oe, clk : IN STD_LOGIC; inp : IN STD_LOGIC_VECTOR (7 DOWNTO 0); outp : OUT STD_LOGIC_VECTOR (7 DOWNTO 0)); END BBT; ARCHITECTURE CIRC_31 OF BBT IS SIGNAL a : STD_LOGIC_VECTOR (7 DOWNTO 0); SIGNAL b : STD_LOGIC_VECTOR (7 DOWNTO 0); PROCESS(clk) IF clk = '1' AND clk'event THEN a <= inp; outp <= b; END PROCESS; PROCESS (oe, bidir) - IF( oe = '0') THEN bidir <= "ZZZZZZZZ"; b <= bidir; ELSE bidir <= a; b <= bidir; END PROCESS; END circ_31;

69 SUBPROGRAMAS EM EXISTEM DOIS TIPOS DE SUBPROGRAMAS: FUNÇÕES (FUNCTIONS) PROCEDIMENTOS (PROCEDURES) UM SUBPROGRAMA É COMPOSTO DE : DECLARAÇÃO DECLARAÇÃO CORPO FUNCTION SOMA ( X: IN INTEGER; Y: IN INTEGER) RETURN INTEGER FUNCTION SOMA ( X: INTEGER; Y:INTEGER) RETURN INTEGER IS VARIABLE M: INTEGER RANGE 0 TO 15; M:= X+ Y; RETURN M; END SOMA; CORPO COMO O CABEÇALHO DO CORPO TEM AS INFORMAÇÕES DA DECLARAÇÃO ESTA É OPCIONAL.

70 SUBPROGRAMAS PONTO DE INSERÇÃO DO CORPO DE UM SUBPROGRAMA: DECLARAÇÃO DE UMA ENTIDADE CORPO DE UMA ARQUITETURA CORPO DE UM SUBPROGRMA CORPO DE UM PACOTE

71 FUNÇÕES CABEÇALHO DO CORPO DA FUNÇÃO. FUNCTION nome_funcao( SIGNAL a: IN tipo_a; SIGNAL b: IN tipo_b) tipo_retorno IS; RETURN FUNCTION nome_funcao( CONSTANT a: IN tipo_a; CONSTANT b: IN tipo_b) RETURN tipo_retorno IS; OS PARÃMETROS a E b SÃO CHAMADOS DE PARÂMETROS FORMAIS. ELES PODEM SER DA CLASSE SIGNAL OU CONSTANT. COMO ESTES PARÂMETROS SÃO DECLARADOS OBRIGATORIAMENTE NO MODO IN, A DECLARAÇÃO DE MODO PODE SER OMITIDA. SEMPRE QUE A CLASSE DO PARÃMETRO NÃO FOR DECLARADA, ASSUME-SE QUE É CONSTANT. O CÓDIGO DE UMA FUNÇÃO DEVE RETORNAR UM VALOR COERENTE COM A SUA DECLARAÇÃO

72 FUNÇÕES CHAMADA DE UMA FUNÇÃO UMA FUNÇÃO PODE SER CHAMADA DA ÁREA CONCORRENTE (DENTRO DE ARQUITETURA) OU DA ÁREA SEQUENCIAL (DENTRO DE PROCESSO). UMA FUNÇÃO RETORNA APENAS UM VALOR. ESTE RETORNO É FEITO ATRAVÉS DA PALAVRA CHAVE RETURN S<= EXEMPLO ( X,Y); S É UM SINAL QUE RECEBE O VALOR RETORNADO PELA FUNÇÃO EXEMPLO. X E Y SÃO CHAMADOS PARÂMETROS REAIS. ASSOCIAÇÃO ENTRE PARÂMETROS FORMAIS E PARÂMETROS REAIS. FORMAL: CONSTANT FORMAL: SIGNAL REAL: VARIABLE, CONSTANT, SIGNAL REAL: SIGNAL A CLASSE VARIABLE NÃO É PERMITIDA COMO PARÂMETRO FORMAL.

73 FUNÇÕES EXEMPLO 1: FUNÇÃO CHAMADA DA ÁREA CONCORRENTE. ENTITY SOMADOR1 IS PORT( A, B: IN INTEGER RANGE 15 DOWNTO 0; S: OUT INTEGER RANGE 15 DOWNTO 0); END SOMADOR1; ARCHITECTURE SOMADOR1 OF SOMADOR1 IS FUNCTION SOMA ( X: INTEGER; Y:INTEGER) RETURN INTEGER IS VARIABLE M: INTEGER RANGE 0 TO 15; M:= X+ Y; RETURN M; END SOMA; S<=SOMA(A,B); END SOMADOR1;

74 FUNÇÕES EXEMPLO 2: FUNÇÃO CHAMADA DA ÁREA SEQUENCIAL. ENTITY SOMADOR2 IS PORT( A, B: IN INTEGER RANGE 15 DOWNTO 0; S: OUT INTEGER RANGE 15 DOWNTO 0); END SOMADOR2; ARCHITECTURE SOMADOR2 OF SOMADOR2 IS FUNCTION SOMA ( X: INTEGER; Y:INTEGER) RETURN INTEGER IS RETURN X+Y; END SOMA; PROCESS(A,B) VARIABLE VA,VB:INTEGER RANGE 15 DOWNTO 0; VA:=A; VB:=B; S<=SOMA(VA,VB); END PROCESS; END SOMADOR2;

75 FUNÇÕES EXEMPLO 3: FUNÇÃO CHAMADA DA ÁREA SEQUENCIAL. ENTITY SOMADOR2 IS PORT( A, B: IN INTEGER RANGE 15 DOWNTO 0; S: OUT INTEGER RANGE 15 DOWNTO 0); END SOMADOR2; ARCHITECTURE SOMADOR2 OF SOMADOR2 IS FUNCTION SOMA ( X: INTEGER; Y:INTEGER) RETURN INTEGER IS RETURN X+Y; END SOMA; PROCESS(A,B) S<=SOMA(A,B); END PROCESS; END SOMADOR2;

76 PROCEDIMENTOS CABEÇALHO DO CORPO DE UM PROCEDIMENTO. A DECLARAÇÃO DE UM PROCEDIMENTO OCORRE NA ÁREA DE DECLARAÇÃO DA ARQUITETURA( ANTES DO DE ARQUITETURA) PROCEDURE nome_procedure( SIGNAL a: IN tipo_a; SIGNAL b: OUT tipo_b) IS; PROCEDURE nome_procedure( VARIABLE a: IN tipo_a; SIGNAL b: OUT tipo_b) IS; OS PARÃMETROS a E b SÃO CHAMADOS DE PARÂMETROS FORMAIS. ELES PODEM SER DA CLASSE SIGNAL, VARIABLE, CONSTANT OU FILE, SENDO UTILIZADOS OS MODOS IN, OUT E INOUT. SEMPRE QUE A CLASSE DO PARÃMETRO NO MODO IN NÃO FOR DECLARADA, ASSUME-SE QUE É CONSTANT. SEMPRE QUE A CLASSE DO PARÂMETRO NO MODO OUT OU INOUT NÃO FOR DECLARADA ASSUME-SE QUE ELA É VARIABLE. UM PROCEDIMENTO PODE ALTERAR OS VALORES DOS DADOS PASSADOS A ELE. PROCEDIMENTOS PERMITEM O RETORNO DE MAIS DE UM VALOR

77 PROCEDIMENTOS CHAMADA DE UM PROCEDIMENTO UM PROCEDIMENTO PODE SER CHAMADA DA ÁREA CONCORRENTE (DENTRO DE ARQUITETURA) OU DA ÁREA SEQUENCIAL (DENTRO DE PROCESSO). ARCHITECTURE X OF X IS Corpo do procedimento Meu_proced ( x,y ); -- Outros comandos -- End X; A LINHA DE CÓDIGO ACIMA É UMA CHAMADA DE PROCEDIMENTO. X E Y SÃO CHAMADOS PARÂMETROS REAIS.

78 PROCEDIMENTOS ASSOCIAÇÃO ENTRE PARÂMETROS FORMAIS E PARÂMETROS REAIS. FORMAL: CONSTANT FORMAL: SIGNAL FORMAL: VARIABLE REAL: VARIABLE, CONSTANT, SIGNAL REAL: SIGNAL REAL: VARIABLE

79 PROCEDIMENTOS EXEMPLO 1: PROCEDIMENTO CHAMADA DA ÁREA CONCORRENTE. ENTITY SUB1 IS PORT( A, B, C: IN INTEGER RANGE 15 DOWNTO 0; S1,S2: OUT INTEGER RANGE 15 DOWNTO 0); END SUB1; ARCHITECTURE SUB1 OF SUB1 IS PROCEDURE SUBTRAI ( X, Y, Z: IN INTEGER RANGE 15 DOWNTO 0) ; SIGNAL MAIS, MENOS: OUT INTEGER RANGE 15 DOWNTO 0) IS MAIS<= X+ Y; MENOS<= X- Z; END SUBTRAI; SUBTRAI (A, B, C, S1, S2) END SUB1;

80 PROCEDIMENTOS EXEMPLO 2: PROCEDIMENTO CHAMADA DA ÁREA SEQUENCIAL. ENTITY SUB2 IS PORT( A, B, C: IN INTEGER RANGE 15 DOWNTO 0; S1,S2: OUT INTEGER RANGE 15 DOWNTO 0); END SUB2; ARCHITECTURE SUB2 OF SUB2 IS PROCEDURE SUBTRAI ( CONSTANT X: IN INTEGER RANGE 15 DOWNTO 0; VARIABLE Y : IN INTEGER RANGE 15 DOWNTO 0 ; SIGNAL Z: IN INTEGER RANGE 15 DOWNTO 0; VARIABLE MAIS: OUT INTEGER RANGE 15 DOWNTO 0; SIGNAL MENOS:OUT INTEGER RANGE 15 DOWNTO 0) IS MAIS<= X+ Y; MENOS<= X- Z; END SUBTRAI; PROCESS(A,B,C) VARIABLE VB, VMAIS: INTEGER RANGE 15 DOWNTO 0; VB:=B; SUBTRAI(A,VB,C,VMAIS,S2); S1<=VMAIS; END PROCESS; END SUB2;

81 PROCEDIMENTOS EXEMPLO 3: PROCEDIMENTO COM ASSOCIAÇÃO NOMEADA E USO DE ATRIBUTO ENTITY FLIP IS PORT( CLK D,: IN BIT; Q,Q_B: BUFFER BIT); END FLIP; ARCHITECTURE FLIP OF FLIP IS PROCEDURE FF(SIGNAL RELOGIO,DADO:IN BIT; SIGNAL VALOR, VALOR_B:OUT BIT) IS IF RELOGIO EVENT AND RELOGIO= 1 THEN VALOR<= DADO; VALOR_B<= NOT DADO; END FF; PROCESS(CLK) FF(RELOGIO=>CLK, DADO=>D, VALOR=>Q, VALOR_B=>Q_B); END PROCESS; END FLIP;

82 COMANDO GENERATE O COMANDO GENERATE PERMITE REPETIR COMANDOS CONCORRENTES. É ÚTIL NA GERAÇÃO DE CIRCUITOS QUE APRESENTAM UMA REGULARIDADE NA SUA ESTRUTURA OU QUE PODEM CONSTRUÍDOS A PARTIR DE UM CONJUNTO DE CÉLULAS IDÊNTICAS INTERLIGADAS DA MESMA MANEIRA. EXISTEM DOIS ESQUEMAS DE GERAÇÃO: GERAÇÃO FOR E GERAÇÃO IF GERAÇÃO FOR FOR x IN valor_inicial TO valor_final GENERATE; FOR x IN valor_final DOWNTO valor_inicial GENERATE; FOR x IN sinal RANGE GENERATE; FOR x IN sinal REVERSE RANGE GENERATE;

83 COMANDO GENERATE...FOR IMPLEMENTANDO SOMADOR DE N BITS COM COMANDO GENERATE. CONTADOR DE UM BIT; ENTITY SOM_1 IS PORT SOM_1(a, b, vem:in BIT; s,vai:out bit); End som_1; ARCHITECTURE SOM_1 OF SOM_1 IS S<= A XOR B XOR VEM; -- SOMA VAI<=(A AND B) OR (A AND VEM) OR (B AND VAI); --VAI UM

84 COMANDO GENERATE...FOR SOMADOR DE TRÊS BITS y(2) x(2) y(1) x(1) y(0) x(0) ve b vem a vai F(1) b vem a vai F(2) b vem a vai va s s s s(2) s(1) s(0) Sinais internos

85 COMANDO GENERATE...FOR SOMADOR DE TRÊS BITS ENTITY SOM_3 IS PORT(X, Y :IN BIT_VECTOR(2 DOWNTO 0); VE:IN BIT; VA:OUT BIT; S:OUT BIT_VECTOR(2 DOWNTO 0); END SOM_3; ARCHITECTURE SOM_3 OF SOM_3 IS SIGNAL F: BIT_VECTOR( 3 DOWNTO 0); F(0)<=VE; F<=SI(3); FOR i IN 0 TO 1 GENERATE S(i)<=X(i) XOR Y(i) XOR F(i); SI(i+1)<=(X(i) AND Y(i)) OR (X(i) AND F(i)) OR (Y(i) AND F(i)); END GENERATE; END SOM_3;

86 GERAÇÃO IF COMANDO GENERATE...IF

87 GENÉRICOS GENÉRICOS PERMITEM QUE INFORMAÇÕES SEJAM PASSADAS AO CIRCUITO, TAIS COMO PARÂMETROS E CARACTERÍSTICAS QUE PODEM SER ALTERADOS SEM QUE PARA ISTO O CÓDIGO TENHA QUE SER MUDADO, PODENDO O CIRCUITO SER USADO EM VÁRIAS APLICAÇÕES. O VALOR DE UM GENÉRICO PODE SER ESPECIFICADO EM: DECLARAÇÃO DE ENTIDADES DECLARAÇÃO DE COMPONENTES SOLICITAÇÃO DE COMPONENTES CONFIGURAÇÕES BLOCOS

88 GENÉRICOS GENÉRICO EM ENTIDADES: ENTITY nome_entidade IS GENERIC( generico_1:tipo_generico_1:=valor_generico_1; generico_2:tipo_generico_2:=valor_generico); PORT(------); END nome_entidade; GENÉRICO EM COMPONENTES: COMPONENT nome_componente GENERIC( generico_1:tipo_generico_1:=valor_generico_1; generico_2:tipo_generico_2:=valor_generico); PORT(------); END COMPONENT;

89 GENÉRICOS E GENERATE SOMADOR DE 3 BITS COM GENÉRICO. ENTITY SOM_N IS GENERIC(n:INTEGER:=3); -- Número de bits PORT(X, Y :IN BIT_VECTOR(n-1 DOWNTO 0); VE:IN BIT; VA:OUT BIT; S:OUT BIT_VECTOR(n-1 DOWNTO 0); END SOM_N; ARCHITECTURE SOM_N OF SOM_N IS SIGNAL F: BIT_VECTOR( N DOWNTO 0);-- Vai um interno F(0)<=VE; F<=F(N); FOR i IN 0 TO N-1 GENERATE S(i)<=X(i) XOR Y(i) XOR F(i); SI(i+1)<=(X(i) AND Y(i)) OR (X(i) AND F(i)) OR (Y(i) AND F(i)); END GENERATE; END SOM_3;

90 ESTRUTRURAL MÉTODOS: 1- DECLARAR CADA COMPONENTE JÁ EXISTENTE NA ARQUITETURA DA ENTIDADE FINAL DO PROJETO. OS CÓDIGOS DE CADA BLOCO DEVEM ESTAR NA MESMA PASTA DO PROJETO TOTAL 2- DECLARAR UM PACOTE (PACKAGE) CONTENDO DECLARAÇÕES DOS COMPONENTES EXISTENTES. NÃO É PRECISO DECLARAR OS COMPONENTES NA ARQUITETURA DO PROJETO FINAL

91 ESTRUTRURAL MÉTODO 1 dado0 d0 dado1 dado2 dado3 d1 d2 d3 multiplexador s1 s0 q1 q0 q saida ENTIDADE MÃE en enable contador clk clock SINAL INTERNO

92 ESTRUTRURAL MÉTODO 1 ENTITY mux IS PORT (d0, d1, d2, d3 : IN BIT; s: IN INTEGER RANGE 3 DOWNTO 0; q : OUT BIT ); END mux; ARCHITECTURE mux OF mux IS WITH s SELECT q <= d0 WHEN 0, d1 WHEN 1, d2 WHEN 2, d3 WHEN 3; END mux;

93 ESTRUTRURAL MÉTODO 1 ENTITY cont IS PORT (q: OUT INTEGER RANGE 3 DOWNTO 0; clk, en: IN BIT); END cont; ARCHITECTURE cont OF cont IS PROCESS (clk) VARIABLE cnt : INTEGER RANGE 3 DOWNTO TO 0; IF (clk 'EVENT AND clk = '1') THEN IF en = '1' THEN cnt := cnt + 1; q<= cnt; END PROCESS; END cont;

94 ESTRUTRURAL MÉTODO 1 ENTITY mae IS PORT (saida: OUT BIT; clock,enable,dado0,dado1,dado2, dado3 : IN BIT); END mae; ARCHITECTURE cir_32 OF mae IS SIGNAL x:integer RANGE 3 DOWNTO 0; COMPONENT mux PORT (d0, d1, d2, d3: IN BIT; s: IN INTEGER RANGE 3 DOWNTO 0; q : OUT BIT ); END COMPONENT; COMPONENT cont PORT (q: OUT INTEGER RANGE 0 TO 3; clk, en: IN BIT); END COMPONENT MUX1: MUX PORT MAP(D0=>DADO0, D1=>DADO1, D2=>DADO2, D3=>DADO3, S=>X, Q=>SAIDA); CONT1: CONT PORT MAP(EN=>ENABLE, CLK=>CLOCK, Q=>X); END circ_32;

95 ESTRUTRURAL COMANDO GENERATE...FOR y(2) x(2) y(1) x(1) y(0) x(0) ve b vem a vai F(1) b vem a vai F(2) b vem a vai va s s s s(2) s(1) s(0) Sinais internos

96 ESTRUTRURAL COMANDO GENERATE...FOR ENTITY SOM_N IS GENERIC(n:INTEGER:=3); -- Número -- De bits PORT(X, Y :IN BIT_VECTOR(n-1 DOWNTO 0); VE:IN BIT; VA:OUT BIT; S:OUT BIT_VECTOR(n-1 DOWNTO 0); END SOM_N; ARCHITECTURE SOM_N OF SOM_N IS SIGNAL F: BIT_VECTOR( N DOWNTO 0); COMPONENT SOM_1 IS PORT SOM_1(a, b, vem:in BIT; s,vai:out bit); END COMPONENT; F(0)<=VE; VA<=F(N); FOR i IN 0 TO N-1 GENERATE SOM_1_1:SOM_1 PORT MAP(a=>X(i), b=>y(i), vem=>f(i), s=>s(i), vai=>f(i+1)); END GENERATE; END SOM_N;

97 ESTRUTRURAL MÉTODO 2 PACOTE É UM ARQUIVO COMPILADO CONTENDO DECLARAÇÕES DE TIPOS, SINAIS GLOBAIS E COMPONENTES. O PACOTE TAMBÉM ARMAZENA CONSTANTES E SUBPROGRAMAS REGIÕES DE UM PACOTE: 1- DECLARAÇÃO DE UM PACOTE 2- CORPO DE UM PACOTE DECLARAÇÃO CORPO

98 ESTRUTRURAL MÉTODO 2 DECLARAÇÃO DO PACOTE. PACKAGE nome_pacote IS -- declaração de subprogramas, constantes, componentes, tipos, subtipos, variáveis. END nome_pacote CORPO DO PACOTE PACKAGE BODY nome_pacote IS -- declaração de subprogramas, constantes, componentes, tipos, subtipos, variáveis. -- Corpo de subprogramas END nome_pacote;

99 ESTRUTRURAL MÉTODO 2 EXEMPLO DE PACOTES SEM CORPO 1 PACKAGE exemplo_1 IS CONSTANT: INTEGER RANGE 0 TO 31:=20; END exemplo_1; 2 PACKAGE exemplo_2 IS COMPONENT X PORT(a,b:IN BIT; c:out BIT): END COMPONENT; COMPONENT Y PORT(d,e:IN BIT; f:out BIT): END COMPONENT; END exemplo_2;

100 ESTRUTRURAL MÉTODO 2 EXEMPLO DE PACOTE COM CORPO 1 PACKAGE exemplo_3 IS - - declaração do pacote FUNCTION AND3 (SIGNAL i0, i1, i2: IN BIT) RETURN BIT; FUNCTION OR3 ( SIGNAL i0, i1, i2:in BIT); RETUR BIT; END exemplo_3; 2 PACKAGE BODY exemplo_3 IS - - corpo do pacote FUNCTION AND3 (SIGNAL i0, i1, i2: IN BIT) RETURN BIT IS; RETURN (i0 AND i1 AND i2); END AND3; FUNCTION OR3 ( SIGNAL i0, i1, i2:in BIT); RETUR BIT IS; RETURN (i0 OR i1 OR i2); END OR3; END exemplo_3;

101 ESTRUTRURAL MÉTODO 2 EXEMPLO DO USO DE UM PACOTE USE WORK.EXEMPLO_3.ALL; ENTITY USO_PACOTE IS PORT(A, B, C: IN BIT; S_AND, S_OR: OUT BIT); END USO_PACOTE; ARCHITECTURE UP OF USO_PACOTE IS S_AND<= AND3(A, B, C); S_OR<=OR3(A, B, C); END UP;

102 ESTRUTRURAL MÉTODO 2 dado0 d0 dado1 dado2 dado3 d1 d2 d3 multiplexador s1 s0 q1 q0 q saida ENTIDADE MÃE en enable contador clk clock SINAL INTERNO

103 ESTRUTRURAL MÉTODO 2 ENTITY mux IS PORT (d0, d1, d2, d3 : IN BIT; s: IN INTEGER RANGE 3 DOWNTO 0; q : OUT BIT ); END mux; ARCHITECTURE mux OF mux IS WITH s SELECT q <= d0 WHEN 0, d1 WHEN 1, d2 WHEN 2, d3 WHEN 3; END mux;

104 ESTRUTRURAL MÉTODO 2 ENTITY cont IS PORT (q: OUT INTEGER RANGE 3 DOWNTO 0; clk, en: IN BIT); END cont; ARCHITECTURE cont OF cont IS PROCESS (clk) VARIABLE cnt : INTEGER RANGE 3 DOWNTO 0; IF (clk 'EVENT AND clk = '1') THEN IF en = '1' THEN cnt := cnt + 1; q<= cnt; END PROCESS; END cont;

105 ESTRUTRURAL MÉTODO 2 ENTITY mae IS PORT (saida: OUT BIT; clock,enable,dado0,dado1,dado2, dado3 : IN BIT); END mae; ARCHITECTURE cir_32 OF mae IS SIGNAL x:integer RANGE 0 TO 3; MUX1: MUX PORT MAP(D0=>DADO0, D1=>DADO1, D2=>DADO2, D3=>DADO3, S=>X, Q=>SAIDA); CONT1: CONT PORT MAP(EN=>ENABLE, CLK=>CLOCK, Q=>X); END circ_32;

106 ESTRUTRURAL MÉTODO 2 CRIAÇÃO DE UM PACOTE PARA USO DOS DISPLAYS DA PLACA DE-1 CÓDIGO DO PACOTE PACKAGE CURSO_ IS FUNCTION DISPLAY(CONSTANT VALOR_BIN:IN INTEGER) RETURN BIT_VECTOR; constant zero:bit_vector(6 downto 0):=" ";--a b c d e f g constant um:bit_vector(6 downto 0):=" "; constant dois:bit_vector(6 downto 0):=" "; constant tres:bit_vector(6 downto 0):=" "; constant quatro:bit_vector(6 downto 0):=" "; constant cinco:bit_vector(6 downto 0):=" "; constant seis:bit_vector(6 downto 0):=" "; constant sete:bit_vector(6 downto 0):=" "; constant oito:bit_vector(6 downto 0):=" "; constant nove:bit_vector(6 downto 0):=" "; END CURSO_; PACKAGE BODY CURSO_ IS FUNCTION DISPLAY(CONSTANT VALOR_BIN:IN INTEGER) RETURN BIT_VECTOR IS

107 ESTRUTRURAL MÉTODO 2 CRIAÇÃO DE UM PACOTE PARA USO DOS DISPLAYS DA PLACA DE-1 (CONT) CASE VALOR_BIN IS WHEN 0=>RETURN zero; WHEN 1=>RETURN UM; WHEN 2=>RETURN DOIS; WHEN 3=>RETURN TRES; WHEN 4=>RETURN QUATRO; WHEN 5=>RETURN CINCO; WHEN 6=>RETURN SEIS; WHEN 7=>RETURN SETE; WHEN 8=>RETURN OITO; WHEN 9=>RETURN NOVE; WHEN OTHERS=>RETURN " "; END CASE; END DISPLAY; END CURSO_;

108 ESTRUTRURAL MÉTODO 2 CRIAÇÃO DE UM PACOTE PARA USO DOS DISPLAYS DA PLACA DE-1 CÓDIGO DO CONTADOR use WORK.CURSO_.all; entity contador is port(clk,enable:in bit; q:out BIT_VECTOR(6 DOWNTO 0)); end contador; architecture contador of contador is begin process(clk) variable cnt:integer range 0 to 15; begin if clk'event and clk= '1' then if enable='1' then cnt:=cnt+1; if cnt=10 then cnt:=0; end if; end if; end if; q<=display(cnt); end process; end contador;