LABORG. Parte 5 Projeto de um circuito digital de média complexidade Parte 2. Fernando Gehm Moraes Matheus Trevisan

Save this PDF as:
 WORD  PNG  TXT  JPG

Tamanho: px
Começar a partir da página:

Download "LABORG. Parte 5 Projeto de um circuito digital de média complexidade Parte 2. Fernando Gehm Moraes Matheus Trevisan"

Transcrição

1 LABORG Parte 5 Projeto de um circuito digital de média complexidade Parte 2 Fernando Gehm Moraes Matheus Trevisan 0/maio/2015

2 Relógio de Xadrez 1. Em campeonatos, o xadrez é jogado usando um relógio. A razão para isso é limitar o tempo máximo de jogo e evitar que ele dure para sempre. 2. Um relógio de xadrez é composto por dois cronômetros e dois botões, que controlam a gem dos cronômetros. 2

3 Relógio de Xadrez 3. O funcionamento básico desse tipo de relógio é definido como:» Um tempo máximo de jogo para cada jogador é definido, e os dois cronômetros são ajustados para esse valor; 3

4 Relógio de Xadrez 3. O funcionamento básico desse tipo de relógio é definido como:» Um tempo máximo de jogo para cada jogador é definido, e os dois cronômetros são ajustados para esse valor;» Um jogador inicia sua jogada e seu cronômetro começa a regredir; 4

5 Relógio de Xadrez 3. O funcionamento básico desse tipo de relógio é definido como:» Um tempo máximo de jogo para cada jogador é definido, e os dois cronômetros são ajustados para esse valor;» Um jogador inicia sua jogada e seu cronômetro começa a regredir;» Assim que o jogador terminar sua jogada, ele aperta o botão, seu cronômetro para de regredir e é a vez do próximo jogador realizar sua jogada; 5

6 Relógio de Xadrez 3. O funcionamento básico desse tipo de relógio é definido como:» Um tempo máximo de jogo para cada jogador é definido, e os dois cronômetros são ajustados para esse valor;» Um jogador inicia sua jogada e seu cronômetro começa a regredir;» Assim que o jogador terminar sua jogada, ele aperta o botão, seu cronômetro para de regredir e é a vez do próximo jogador realizar sua jogada;» Esse processo segue até que um dos cronômetros chegue ao ponto 00:00. 6

7 Relógio de Xadrez 4. O objetivo desse trabalho é o projeto de um relógio de xadrez, utilizando conceitos de projeto de circuitos digitais e a placa de prototipação. 5. Para tanto, utilize:» Os leds da placa para identificar o turno de cada jogador;» O display de segmentos para mostrar o valor dos cronômetros e identificar o jogador vencedor;» Os botões para controlar o relógio;» As para programar os cronômetros.

8 Relógio de Xadrez 6. Para o controle do relógio, descreva uma máquina de estados utilizando dois processos para o bloco de controle e lógica combinacional para ler e escrever nos pinos de E/S.. Reuse o código da parte 1 desse laboratório para os cronômetros.

9 Material de Apoio 1. Circuito detector de borda 2. Driver para o display de sete segmentos 3. Test bench para validar o relógio de xadrez 4. UCF para o relógio de xadrez 9

10 Ponto de partida Cronômetro validado por simulação e prototipação REP LOAD COUNT seg=0 and min=0 min seg Divisor T = 1 seg ck1seg ck1seg valor ext. Contador Decrescente (99-->0) ce Contador Decrescente (59-->0) ce,seg min seg R O M R O M Minutos_BCD Segundos_BCD d4 d3 d2 d1 DISPLAY DRIVER 4 an clock (50 MHz) 10

11 Primeira atividade - Acrescentar duas portas ao cronômetro: ce e fim entity dec_cron is generic ( CLOCK_FREQ : integer := ); port ( ce : in std_logic; fim : out std_logic; clock : in std_logic; : in std_logic; : in std_logic; : in std_logic; : in std_logic_vector(6 downto 0); an : out std_logic_vector(3 downto 0); dec_ddp : out std_logic_vector( downto 0) ); end dec_cron; ce: habilita ou não o divisor de clock para obtenção de 1 seg - o teste do ce é inserido no divisor de clock, depois do teste da borda de clock fim: indica que o cronômetro chegou a zero - na prática ocorre quando voltamos para o estado de REP 11

12 Primeira atividade - Acrescentar dois sinais ao cronômetro: ce e fim RECOMENDA-SE SIMULAR ESTA MODIFICAÇÃO ALTERANDO O TEST BENCH FORNECIDO NA PRIMEIRA PARTE DO TRABALHO ANTES DE UTILIZÁ-LA NO RELÓGIO DE XADREZ! 12

13 CRONOMETRO DE XADREZ - Diagrama de blocos RELÓGIO_XADREZ clock vez_j1 CRON_J1 ce cronômetro an an_j1 4 an clock fim fim_j1 vez_j2 CRON_J2 ce cronômetro din raising _int clock an fim 4 an_j j1 din raising j2 din raising fim_j1 MÁQUINA DE ESTADOS DE CONTROLE dec. led_j1 led_j2 13

14 Função do circuito Dado que a máquina de estados opera na frequência de 50 MHz, o valor oriundo da tecla deve ser filtrado para não ficar ativo durante muito tempo (isto é, por mais de um ciclo de clock) Código em: 14

15 entradas / saídas led_j1 led_j2 MINUTOS SEGUNDOS Chaves para programação (utilizar apenas das ) j1 j2 15

16 Máquina de estados & operação RELÓGIO_XADREZ clock vez_j1 CRON_J1 ce cronômetro an an_j1 4 an 1 - Reset: vai para o estado de REP _int din raising vez_j2 fim_j1 fim CRON_J2 ce cronômetro an 4 an_j2 fim Carga: passa para o estado LOAD e carrega os dois dores com o mesmo valor definido pelas j1 din raising j2 din raising fim_j1 MÁQUINA DE ESTADOS DE CONTROLE dec. led_j1 led_j2 _int REP _int LOAD C_j1a C_j1 fim_j1 end_j1 C_j2a C_j2 end_j2 16

17 Máquina de estados & operação clock j1 j2 RELÓGIO_XADREZ _int din raising din raising din raising vez_j1 CRON_J1 ce an 4 an_j1 fim_j1 fim vez_j2 CRON_J2 ce cronômetro cronômetro 1110 an 4 an_j fim MÁQUINA DE ESTADOS dec. fim_j1 DE CONTROLE 4 an led_j1 led_j2 3 Quando um jogador pressionar sua tecla (ex: j1) passa-se para o estado C_j1a. Assim que o valor de voltar a 0, começa-se a gem do cronômetro do jogador à estado C_j1 (estado intermediário para evitar glitch com as teclas) _int REP _int LOAD C_j1a C_j1 fim_j1 end_j1 C_j2a C_j2 end_j2 1

18 Máquina de estados & operação clock j1 j2 RELÓGIO_XADREZ _int din raising din raising din raising vez_j1 CRON_J1 ce an 4 an_j1 fim_j1 fim vez_j2 CRON_J2 ce cronômetro cronômetro 1110 an 4 an_j fim MÁQUINA DE ESTADOS dec. fim_j1 DE CONTROLE 4 an led_j1 led_j2 4 O jogador que iniciou (ex: j1) pressiona j1 novamente e a gem do jogador dois (j2) inicia. Os jogadores irão alternar suas jogadas até que a gem de um deles expirar (00:00). _int REP _int LOAD C_j1a C_j1 fim_j1 end_j1 C_j2a C_j2 end_j2 1

19 Máquina de estados & operação clock RELÓGIO_XADREZ vez_j1 vez_j2 CRON_J1 ce an 4 fim_j1 fim CRON_J2 ce cronômetro cronômetro 1110 an_j1 4 an 5 Quando a gem expirar o display irá mostrar o jogador que venceu - valor 1 ou 2 an 4 an_j2 _int din raising fim j1 din raising j2 din raising fim_j1 MÁQUINA DE ESTADOS DE CONTROLE dec. led_j1 led_j2 _int REP _int LOAD C_j1a C_j1 fim_j1 end_j1 C_j2a C_j2 end_j2 19

20 Máquina de estados & operação 5 Quando a gem expirar o display irá mostrar o jogador que venceu - valor 1 ou 2 an alterna entre o cronômetro 1 ou 2 em função do estado atual. Quando um jogador ganhar fica ativo apenas o display da direita (com valor 0) alterna entre o cronômetro 1 ou 2 em função do estado atual. Quando um jogador ganhar exibe-se 1 ( ) ou 2 ( ) no display da direita Em função de quem está jogando um determinado led acende 20

21 Simulação 1/ jogador 2 começou 21

22 Simulação 2/2 Jogador 2 Jogador 1 Jogador 1 Jogador 2 Jogador 2 perdeu j1 <= '0', '1' after ns, '0' after ns, '1' after ns, '0' after ns; j2 <= '0', '1' after 402 ns, '0' after 500 ns, '1' after 6002 ns, '0' after 6100 ns, '1' after ns, '0' after ns; Jogador 2 começa em 402 ns e termina sua primeira jogada em 6002 ns. Jogador 1 termina sua primeira jogada em ns Jogador 2 termina sua segunda jogada em ns Jogador 1 termina sua segunda jogada em ns Jogador 2 expira o seu tempo e perdeu!!!! 22

23 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity tb is end tb; architecture tb of tb is signal clock,,, j1, j2 : std_logic := '1'; signal : std_logic_vector(6 downto 0); begin clock <= not clock after 5 ns; <= '1', '0' after 3 ns; <= '0', '1' after 133 ns, '0' after 425 ns; <= " "; j1 <= '0', '1' after ns, '0' after ns, '1' after ns, '0' after ns; Test bench para validar o relógio de xadrez j2 <= '0', '1' after 402 ns, '0' after 500 ns, '1' after 6002 ns, '0' after 6100 ns, '1' after ns, '0' after ns; uut : entity work.relogio_xadrez generic map ( CLOCK_FREQ => 4 ) port map ( clock => clock, =>, =>, j1 => j1, j2 => j2, =>, an => open, dec_ddp => open ); -- para simulacao utilizar um divisor menor Fernando end tb; Moraes / Matheus Moreira 23

24 Depois de simular, prototipar UCF para o projeto à Atenção para os nomes dos sinais! # pinos para as entradas e saídas NET "clock" LOC = "b"; NET "" LOC = "h13"; NET "j1" LOC = "e1"; NET "j2" LOC = "d1"; NET "" LOC = "b1"; NET "led_j1" LOC= "j15"; NET "led_j2" LOC= "j14"; NET "<0>" LOC = "g1"; NET "<1>" LOC = "h1"; NET "<2>" LOC = "k1"; NET "<3>" LOC = "k1"; NET "<4>" LOC = "l14"; NET "<5>" LOC = "l13"; NET "<6>" LOC = "n1"; NET "an<0>" LOC = "f1"; NET "an<1>" LOC = "h1"; NET "an<2>" LOC = "c1"; NET "an<3>" LOC = "f15"; NET "dec_ddp<0>" LOC = "c1" ; NET "dec_ddp<1>" LOC = "h14" ; NET "dec_ddp<2>" LOC = "j1" ; NET "dec_ddp<3>" LOC = "g14" ; NET "dec_ddp<4>" LOC = "d16" ; NET "dec_ddp<5>" LOC = "d1" ; NET "dec_ddp<6>" LOC = "f1" ; NET "dec_ddp<>" LOC = "l1" ; 24

25 Sugestão para estrutura de código library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity relogio_xadrez is generic ( CLOCK_FREQ : integer := ); port ( Pinos. conforme o diagrama de blocos ); ou o arquivo UCF end relogio_xadrez; o generic é para parametrizar o divisor de clock architecture relogio_xadrez of relogio_xadrez is DECLARAR OS SINAIS NESSÁRIOS type states is (REP, LOAD, COUNT_J1a, COUNT_J1, COUNT_J2a, COUNT_J2, END_J1, END_J2); signal, PE : states; begin 25

26 begin Sugestão para estrutura de código a1: entity work._detector port map (clock=>clock, =>, din=>, rising=>_int); a2: entity work._detector port map (...); a3: entity work._detector port map (...); i_cron_j1: entity work.dec_cron -- cronometro p/ jogador 1 generic map (CLOCK_FREQ => CLOCK_FREQ ) port map (... ); i_cron_j2: entity work.dec_cron -- cronometro p/ jogador 2 generic map (CLOCK_FREQ => CLOCK_FREQ ) port map (...); Instanciação dos 5 blocos 3 detectores de borda e 2 cronômetros à DOIS PROCESSOS PARA A MÁQUINA DE ESTADOS ß led_j2 <= '1' when =COUNT_J2 else '0'; led_j1 <= '1' when ; <= '1' when.'; vez_j1 <= '0'.. else '1'; vez_j2 <= '0'.. else '1'; an <= an_j1. dec_ddp <= dec_ddp_j1 when. Sinais controlados pelo Estado Atual da máquina de estados - combinacional end relogio_xadrez; 26

27 A ENTREGAR T5 Um arquivo compactado (.zip,.rar, etc.) contendo: Fonte do cronômetro inicial, não modificado, compatível com o test bench Fonte do relógio de xadrez, compatível com o test bench Relatório detalhando a estrutura do código com formas de onda comentadas A avaliação ocorrerá por demonstração ao professor. 2

Implementação de um Sistema Digital em VHDL Cronômetro para Jogos de Basquete

Implementação de um Sistema Digital em VHDL Cronômetro para Jogos de Basquete - 1 - V 1.0 - De: 02/maio/2012 por Ney Calazans Laboratório de Organização de Computadores-EC V 3.2 - De: 21/abril/2013 por Fernando Gehm Moraes e Ney Calazans Implementação de um Sistema Digital em VHDL

Leia mais

LABORG. Parte 3 - VHDL: Processos, Paralelismo e o Comando process. Fernando Gehm Moraes Ney Laert Vilar Calazans

LABORG. Parte 3 - VHDL: Processos, Paralelismo e o Comando process. Fernando Gehm Moraes Ney Laert Vilar Calazans LABORG Parte 3 - VHDL: Processos, Paralelismo e o Comando process Fernando Gehm Moraes Ney Laert Vilar Calazans 31/março/2014 Sumário Ø Introdução Ø Processos em VHDL Ø TRABALHO A FAZER Ø A ENTREGAR 2

Leia mais

Circuitos Seqüenciais

Circuitos Seqüenciais Circuitos Seqüenciais Circuitos Lógicos DCC-IM/UFRJ Prof. Gabriel P. Silva Circuitos Seqüenciais Um circuito seqüencial síncrono consiste de um circuito combinacional e uma rede de memória formada por

Leia mais

12/11/13. Obje%vos do laboratório. SST20707 Síntese de Sistemas de Telecomunicações. Síntese de máquinas de estado (FSM) Finite State Machine (FSM)

12/11/13. Obje%vos do laboratório. SST20707 Síntese de Sistemas de Telecomunicações. Síntese de máquinas de estado (FSM) Finite State Machine (FSM) Instituto Federal de Santa Catarina Área de Telecomunicações SST20707 Síntese de Sistemas de Telecomunicações Prof. Roberto de Matos Aviso de direitos Autorais: Transparências baseadas no trabalho do Prof.

Leia mais

O diagrama ASM contém dois elementos básicos: o bloco de estado e o bloco de decisão.

O diagrama ASM contém dois elementos básicos: o bloco de estado e o bloco de decisão. 14 3.2 Projeto da Unidade de Controle (VHDL) 3.2.1 Diagrama ASM (Algorithmic State Machine) ASM é um fluxograma através do qual se representa a seqüência de ações que a unidade de controle de um sistema

Leia mais

Organização e Arquitetura de Computadores II

Organização e Arquitetura de Computadores II Organização e Arquitetura de Computadores II Rômulo Calado Pantaleão Camara Romulo.camara@univasf.edu.br www.univasf.edu.br/~romulo.camara 60h/02h Disciplinas Correlacionadas Programação Org. e Arq. de

Leia mais

FSM em VHDL e Verificação Funcional. CMP de junho de 2006

FSM em VHDL e Verificação Funcional. CMP de junho de 2006 FSM em VHDL e Verificação Funcional CMP 238 20 de junho de 2006 Máquina de Estados: exemplo Reset= S0 S S3 X= S2 Descrição em VHDL library IEEE; use IEEE.STD_LOGIC_64.ALL; use IEEE.STD_LOGIC_ARITH.ALL;

Leia mais

Registradores. Circuitos Lógicos. DCC-IM/UFRJ Prof. Gabriel P. Silva

Registradores. Circuitos Lógicos. DCC-IM/UFRJ Prof. Gabriel P. Silva Registradores Circuitos Lógicos DCC-IM/UFRJ Prof. Gabriel P. Silva 2 Registradores Conjunto de elementos de memória (flip-flops ou latches) utilizados para armazenar n bits. Utilizam um único sinal de

Leia mais

Projeto de Circuito Combinacional

Projeto de Circuito Combinacional ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I Projeto de Circuito Combinacional Unidade Lógica e Aritmética (ULA) prof. Dr. César Augusto M. Marcon prof. Dr. Edson Ifarraguirre Moreno 2 / 12 ULA Unidade

Leia mais

Exercícios de Fixação

Exercícios de Fixação Exercícios de Fixação Para entregar em 07/02/2013 Exercício I Implemente o circuito de seis portas lógicas abaixo em VHDL; Crie um projeto com o simulador Modelsim que contenha o par entidade-arquitetura

Leia mais

ISE com VHDL estrutural

ISE com VHDL estrutural UFRJ - DEL EEL480-2014 Laboratório - Turmas EL1, EL2 ISE com VHDL estrutural Texto para as aulas de laboratório, a ser complementado pelo Tutorial dos Alunos e manuais da Xilinx UG331, UG334 e UG695. Mário

Leia mais

low): Descreve o que o sistema deve fazer utilizando expressões lógicas.

low): Descreve o que o sistema deve fazer utilizando expressões lógicas. Descrição por fluxo de dados (Data Data-Flow low): Descreve o que o sistema deve fazer utilizando expressões lógicas. Descrição estrutural: Descreve como é o hardware em termos de interconexão de componentes.

Leia mais

VHDL Lógica Síncrona. Sinais de Saída. Sinais de Entrada. barreira. carg. VHDL -Lógica Síncrona

VHDL Lógica Síncrona. Sinais de Saída. Sinais de Entrada. barreira. carg. VHDL -Lógica Síncrona VHDL Lógica Síncrona Circuitos combinacionais respondem a estímulos com um atraso que depende de sua implementação Para sincronizar subsistemas em lógica combinacional utiliza-se barreiras temporais, que

Leia mais

Fundamentos de Sistemas Digitais. Lógica Sequencial. Prof. Dr. Alexandre M. Amory Prof. Dr Edson I. Moreno

Fundamentos de Sistemas Digitais. Lógica Sequencial. Prof. Dr. Alexandre M. Amory Prof. Dr Edson I. Moreno Fundamentos de Sistemas Digitais Lógica Sequencial Prof. Dr. Alexandre M. Amory Prof. Dr Edson I. Moreno 2 Referências Sugiro estudarem nesta ordem de preferência: Floyd, Cap 7 até 7.4, 9, 10. Não tem

Leia mais

Circuitos Seqüenciais

Circuitos Seqüenciais ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I Circuitos Seqüenciais Contadores prof. Dr. César Augusto M. Marcon prof. Dr. Edson Ifarraguirre Moreno 2 / 8 Introdução Contadores são circuitos de natureza

Leia mais

Curso Superior de Sistemas de Telecomunicações Unidade São José. Disciplina: Síntese de Sistemas de Telecomunicações 7º Fase

Curso Superior de Sistemas de Telecomunicações Unidade São José. Disciplina: Síntese de Sistemas de Telecomunicações 7º Fase Curso Superior de Sistemas de Telecomunicações Unidade São José Disciplina: Síntese de Sistemas de Telecomunicações 7º Fase Bases tecnológicas Dispositivos Lógicos Programáveis. Introdução à Tecnologia

Leia mais

Lab 3. Timing Timing Constraints Simulação

Lab 3. Timing Timing Constraints Simulação Lab 3 Timing Timing Constraints Simulação A. Mariano - 2014 1 VHDL processes Para um designer, process é um bloco de instruções que funciona de maneira sequencial e que é chaveado quando algum dos sinais

Leia mais

Introdução à Linguagem VHDL

Introdução à Linguagem VHDL Sistemas Digitais EEL 480 Introdução à Linguagem VHDL Luís Henrique M. K. Costa luish@gta.ufrj.br UFRJ DEL/Poli e PEE/COPPE P.O. Box 68504 - CEP 21941-972 - Rio de Janeiro - RJ Brasil - http://www.gta.ufrj.br

Leia mais

AMOSTRAGEM DE SINAIS ANALÓGICOS POR

AMOSTRAGEM DE SINAIS ANALÓGICOS POR Relatório de Sistemas de Aquisição de Dados 2006/2007 Engenharia Física Tecnológica AMOSTRAGEM DE SINAIS ANALÓGICOS POR UM CIRCUITO ADC COM INTERFACE DE COMUNICAÇÃO SÉRIE Laboratório II Trabalho realizado

Leia mais

LABORG. Parte 1 Introdução à Simulação em VHDL. Fernando Moraes e Ney Laert Vilar Calazans

LABORG. Parte 1 Introdução à Simulação em VHDL. Fernando Moraes e Ney Laert Vilar Calazans LABORG Parte 1 Introdução à Simulação em VHDL Fernando Moraes e Ney Laert Vilar Calazans atualização - 05/agosto/2013 Mais informações sobre VHDL Web sites sobre VHDL e assuntos relacionados http://www.asic-world.com/vhdl/links.html

Leia mais

Descreva em VHDL, simule no simulador logico e sintetize usando uma ferramenta de CAD para FPGA :

Descreva em VHDL, simule no simulador logico e sintetize usando uma ferramenta de CAD para FPGA : UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL INSTITUTO DE INFORMATICA LISTA DE EXERCÍCIOS DE SISTEMAS DIGITAIS Prof. Fernanda Gusmão de Lima Kastensmidt E Marcelo Porto (aluno mestrado PPGC) Descreva em VHDL,

Leia mais

VHDL - VHSIC Hardware Description Language. Exemplo prático. Raiz Quadrada

VHDL - VHSIC Hardware Description Language. Exemplo prático. Raiz Quadrada VHDL - VHSIC Hardware Description Language Exemplo prático Raiz Quadrada Exemplo de um circuito completo Descrição de um circuito que realiza a raiz quadrada de um número natural; Obtenção de um modelo

Leia mais

- Arquitetura de sistemas digitais- Cap 1 - Introdução

- Arquitetura de sistemas digitais- Cap 1 - Introdução - Arquitetura de sistemas digitais- Cap 1 - Introdução Prof. Alan Petrônio - www.ufsj.edu.br/alan - 2012 Conteúdos/propósitos deste capítulo: 1.1 - Relembrando conceitos 1.2 - Arquitetura de computadores

Leia mais

LABORG. VHDL Máquina de estados finitos

LABORG. VHDL Máquina de estados finitos LABORG VHDL Máquina de estados finitos Sumário Introdução TRABALHO A FAZER A ENTREGAR 2 Na aula anterior vimos: Introdução VHDL pode ser vista não como uma, mas como várias linguagens modelagem/simulação/síntese

Leia mais

Circuitos/Sistemas Integrados Digitais (CID/SID)

Circuitos/Sistemas Integrados Digitais (CID/SID) Circuitos/Sistemas Integrados Digitais (CID/SID) Ano Lectivo 2002/03 1 a Trabalho de Laboratório Paulo Flores, Horácio Neto 1 Objectivos Pretende-se com este trabalho de laboratório introduzir e familiarizar

Leia mais

Eletrônica Digital para Instrumentação

Eletrônica Digital para Instrumentação G4 Eletrônica Digital para Instrumentação Prof. Márcio Portes de Albuquerque (mpa@cbpf.br) Prof. Herman P. Lima Jr (hlima@cbpf.br) Centro Brasileiro de Pesquisas Físicas Ministério da Ciência e Tecnologia

Leia mais

Curso Superior de Sistemas de Telecomunicações Unidade São José. Disciplina: Síntese de Sistemas de Telecomunicações 7º Fase

Curso Superior de Sistemas de Telecomunicações Unidade São José. Disciplina: Síntese de Sistemas de Telecomunicações 7º Fase Curso Superior de Sistemas de Telecomunicações Unidade São José Disciplina: Síntese de Sistemas de Telecomunicações 7º Fase Bases tecnológicas Dispositivos Lógicos Programáveis. Introdução à Tecnologia

Leia mais

Laboratório sobre Implementação de Sistemas Digitais com VHDL Multiplicação por somas sucessivas

Laboratório sobre Implementação de Sistemas Digitais com VHDL Multiplicação por somas sucessivas Laboratório sobre Implementação de Sistemas Digitais com VHDL - Multiplicação por somas sucessivas 1 Laboratório sobre Implementação de Sistemas Digitais com VHDL Multiplicação por somas sucessivas Prática:

Leia mais

Técnicas Digitais para Computação

Técnicas Digitais para Computação INF1 118 Técnicas Digitais para Computação Multiplicador Decodificador e Multiplexador Aula 14 Multiplicador Combinacional Técnicas Digitais A x B 1 B = P 3 P 2 P 1 P A1 A B1 B X 2) Equações em SDP, simplificado

Leia mais

Eletrônica Digital para Instrumentação. Prof: Herman Lima Jr hlima@cbpf.br

Eletrônica Digital para Instrumentação. Prof: Herman Lima Jr hlima@cbpf.br G03 Eletrônica Digital para Instrumentação Prof: hlima@cbpf.br Centro Brasileiro de Pesquisas Físicas Ministério da Ciência, Tecnologia e Inovação (MCTI) Eletrônica Digital para Instrumentação Objetivo

Leia mais

FPGA & VHDL. Tutorial

FPGA & VHDL. Tutorial FPGA & VHDL Tutorial 2009-2 FPGA FieldProgrammableGateArray Dispositivo lógico contendo uma matriz de: Células lógicas genéricas Configuráveis ( programadas ) para desempenhar uma função simples Chaves

Leia mais

Figura 01 Visão Geral da Placa

Figura 01 Visão Geral da Placa 1. Hardware O kit de FPGA é formado por periféricos que possibilitam sua interação com sinais de áudio, display gráfico e alfanumérico, comunicação serial e USB, codec de áudio, chaves para simulação e

Leia mais

CIRCUITO DE AMOSTRAGEM E RETENÇÃO

CIRCUITO DE AMOSTRAGEM E RETENÇÃO Relatório de Sistemas de Aquisição de Dados 2006/2007 Engenharia Física Tecnológica CIRCUITO DE AMOSTRAGEM E RETENÇÃO Laboratório I Trabalho realizado por: Alexandra Gouveia, nº53760 João Mendes Lopes,

Leia mais

UNIVERSIDADE FEDERAL DE ITAJUBÁ Instituto de Engenharia Elétrica Engenharia da Computação

UNIVERSIDADE FEDERAL DE ITAJUBÁ Instituto de Engenharia Elétrica Engenharia da Computação UNIVERSIDADE FEDERAL DE ITAJUBÁ Instituto de Engenharia Elétrica Engenharia da Computação Software Altera Linguagem VHDL Compilando VHDL com o ALTERA MAX PLUS II - 1 - Compilando VHDL com o ALTERA MAX

Leia mais

MANUAL BÁSICO DE INSTRUÇÕES

MANUAL BÁSICO DE INSTRUÇÕES MANUAL BÁSICO DE INSTRUÇÕES ANTES DE LIGAR O DISPOSITIVO, AJUSTE A CHAVE SELETORA DE TENSÃO, LOCALIZADA NA PARTE INTERNA DO APARELHO, CONFORME ILUSTRAÇÃO 13. 1 O display informa hora/minuto intercalado

Leia mais

Universidade Federal Fluminense - UFF Centro Tecnológico - CTC Escola de Engenharia - TCE Departamento de Engenharia de Telecomunicações TET

Universidade Federal Fluminense - UFF Centro Tecnológico - CTC Escola de Engenharia - TCE Departamento de Engenharia de Telecomunicações TET 1 Universidade Federal Fluminense - UFF Centro Tecnológico - CTC Escola de Engenharia - TCE Departamento de Engenharia de Telecomunicações TET Técnicas Digitais A Laboratório nº 3: Somadores. Data do laboratório:

Leia mais

Tópicos Especiais 2 Capítulo 3 Introdução ao VHDL, sintaxe básica, tipo de dados e atribuições

Tópicos Especiais 2 Capítulo 3 Introdução ao VHDL, sintaxe básica, tipo de dados e atribuições Tópicos Especiais 2 Capítulo 3 Introdução ao VHDL, sintaxe básica, tipo de dados e atribuições Prof. Alan Petrônio Pinheiro - 2011 Introdução VHDL é uma linguagem de descrição de hardware Hardware Description

Leia mais

Capítulo 8. CICLOS. Tabela 8.1 Programa8a.f90.

Capítulo 8. CICLOS. Tabela 8.1 Programa8a.f90. Capítulo 8. CICLOS OBJETIVOS DO CAPÍTULO Conceito de ciclo Comandos do FORTRAN: DO END DO, EXIT 8.1 programa8a.f90 Para inicializar as atividades deste capítulo, deve-se executar: 1) Para acessar o programa

Leia mais

MINISTÉRIO DA EDUCAÇÃO CEFET/SC - Unidade de São José. Curso Técnico em Telecomunicações CONTADORES. Marcos Moecke

MINISTÉRIO DA EDUCAÇÃO CEFET/SC - Unidade de São José. Curso Técnico em Telecomunicações CONTADORES. Marcos Moecke MINISTÉRIO DA EDUCAÇÃO - Unidade de São José Curso Técnico em Telecomunicações CONTADORES Marcos Moecke São José - SC, 25 SUMÁRIO 5. CONTADORES... 5. CONTADORES ASSÍNCRONOS... CONTADOR ASSÍNCRONO CRESCENTE...

Leia mais

DISPOSITIVOS LÓGICOS PROGRAMÁVEIS - DLP. 10/03/2017 Prof. Alexandre - ELP1DLP1 / DEE

DISPOSITIVOS LÓGICOS PROGRAMÁVEIS - DLP. 10/03/2017 Prof. Alexandre - ELP1DLP1 / DEE DISPOSITIVOS LÓGICOS PROGRAMÁVEIS - DLP 1 Objetivos da Aula: Introdução à Linguagem VHDL Plano de Ensino Conteúdo Programático 3. Ferramentas de Desenvolvimento 3.4. Editor de texto (programação VHDL ou

Leia mais

Semana de Engenharia

Semana de Engenharia Semana de Engenharia Introdução a Linguagem de Descrição de HW VHDL a ao Projeto Baseado em Lógica de Programação ALTERA Prof.. Daniel Barros Júnior (dbarros@ee.pucrs.br) Bolsista: Dárcio Prestes (darcio(

Leia mais

Introdução ao VHDL. Circuitos Lógicos. DCC-IM/UFRJ Prof. Gabriel P. Silva. Original por Ayman Wahba

Introdução ao VHDL. Circuitos Lógicos. DCC-IM/UFRJ Prof. Gabriel P. Silva. Original por Ayman Wahba Introdução ao VHDL Circuitos Lógicos DCC-IM/UFRJ Prof. Gabriel P. Silva Original por Ayman Wahba VHDL É uma linguaguem de descrição de hardware, ou seja, uma forma estruturada para a descrição de circuitos

Leia mais

Rua Moreira de Vasconcelos - 16 - Penha - Rio de Janeiro - RJ CEP 21020-230 - Tel. (21) 3867-1059 www.fabricadediversao.com.br

Rua Moreira de Vasconcelos - 16 - Penha - Rio de Janeiro - RJ CEP 21020-230 - Tel. (21) 3867-1059 www.fabricadediversao.com.br INSTRUÇÕES DE JOGO Rua Moreira de Vasconcelos - 16 - Penha - Rio de Janeiro - RJ CEP 21020-230 - Tel. (21) 3867-1059 www.fabricadediversao.com.br C 2004 CORRIDA COELHO & TARTARUGA ÍNDICE PAGINA 1- MONTAGEM

Leia mais

Multiplexação de Displays

Multiplexação de Displays Multiplexação de Displays D.T. e J.R.B./200 (revisão) E.T.M./2003 (revisão da parte experimental) E.T.M./200 (revisão) E.T.M./2006 (revisão) RESUMO Nesta experiência são apresentados alguns conceitos sobre

Leia mais

TÉCNICAS DIGITAIS I (CURSO DE ENGENHARIA DE TELECOMUNICAÇÕES)

TÉCNICAS DIGITAIS I (CURSO DE ENGENHARIA DE TELECOMUNICAÇÕES) CENTRO TECNOLÓGICO ESCOLA DE ENGENHARIA DEPARTAMENTO DE ENGENHARIA DE TELECOMUNICAÇÕES-TET APOSTILA DE TÉCNICAS DIGITAIS I (CURSO DE ENGENHARIA DE TELECOMUNICAÇÕES) &CIRCUITOS DIGITAIS (CURSO DE CIÊNCIAS

Leia mais

FPGA & VHDL. Tutorial Aula 1. Computação Digital

FPGA & VHDL. Tutorial Aula 1. Computação Digital FPGA & VHDL Tutorial Aula 1 Computação Digital FPGA Field Programmable Gate Array Dispositivo lógico contendo uma matriz de: Células lógicas genéricas Configuráveis ( programáveis ) para desempenhar uma

Leia mais

APOSTILA ZELIO SOFT 2

APOSTILA ZELIO SOFT 2 APOSTILA ZELIO SOFT 2 Prof. Maycon Max Kopelvski Fev/2010 rev.01 Página 1 de 20 1) Clique no ícone para abrir o programa Zelio Soft 2 2) Abrirá a tela inicial do Programa: Clique em Criar um novo programa.

Leia mais

Funções de Lógica Combinacional

Funções de Lógica Combinacional Fundamentos de Sistemas Digitais Funções de Lógica Combinacional prof. Dr. Alexandre M. Amory prof. Dr. Edson I. Moreno Referências Sugiro estudarem nesta ordem de preferência: Floyd, Cap 6. ppt segue

Leia mais

Módulo de Desenvolvimento PIC16F877A

Módulo de Desenvolvimento PIC16F877A Objetivos: Módulo de Desenvolvimento PIC16F877A Realizar programação e projetos com microcontroladores e seus periféricos, integrando sistemas analógicos e digitais com a utilização de compilador (Mikro

Leia mais

EPUSP PCS 2355 Laboratório Digital. Contadores em VHDL

EPUSP PCS 2355 Laboratório Digital. Contadores em VHDL Contadores em VHDL Versão 2012 RESUMO Esta experiência consiste no projeto e implementação de circuitos contadores com o uso da linguagem de descrição de hardware VHDL. São apresentados aspectos básicos

Leia mais

1- Scilab e a placa Lab_Uino. 2- Instalação do ToolBox

1- Scilab e a placa Lab_Uino. 2- Instalação do ToolBox 1- Scilab e a placa Lab_Uino A placa Lab_Uino, é uma plataforma aberta para aprendizagem de sistemas microprocessados. Com a utilização de um firmware especifico a placa Lab_Uino é reconhecido pelo sistema

Leia mais

DISPOSITIVOS LÓGICOS PROGRAMÁVEIS - DLP. 18/04/2016 Prof. Alexandre - ELP1DLP1 / DEE

DISPOSITIVOS LÓGICOS PROGRAMÁVEIS - DLP. 18/04/2016 Prof. Alexandre - ELP1DLP1 / DEE DISPOSITIVOS LÓGICOS PROGRAMÁVEIS - DLP 1 Objetivos da Aula: Introdução à Linguagem VHDL Plano de Ensino Conteúdo Programático 3. Ferramentas de Desenvolvimento 3.4. Editor de texto (programação VHDL ou

Leia mais

Implementação Multi-Ciclo

Implementação Multi-Ciclo Implementação Multi-Ciclo Fernando Moraes 09/10/2006 Última alteração - Ney Calazans, 05/06/2012 Reg1 Reg2 Reg n-1 Reg n IMPLEMENTAÇÃO MULTI-CICLO Cada estágio realiza uma parte do trabalho Registradores

Leia mais

CAPÍTULO 5 CONTADORES NA FORMA DE CIRCUITO INTEGRADO

CAPÍTULO 5 CONTADORES NA FORMA DE CIRCUITO INTEGRADO 1 CAPÍTULO 5 CONTADORES NA FORMA DE CIRCUITO INTEGRADO INTRODUÇÃO Devido a necessidade geral de contadores, já existem muitos contadores de forma de CI's. Na série TTL 74 os mais simples são o 74LS90,

Leia mais

Introdução à Linguagem VHDL

Introdução à Linguagem VHDL Fundamentos de Sistemas Digitais Introdução à Linguagem VHDL prof. Dr. Alexandre M. Amory Referências Sugiro estudarem nesta ordem de preferência: Vahid, Cap 9 Ignorar verilog e SystemC Bem didático! um

Leia mais

Introdução à Engenharia de Computação

Introdução à Engenharia de Computação Introdução à Engenharia de Computação Tópico: Organização Básica de um Computador Digital Introdução à Engenharia de Computação 2 Componentes de um Computador Computador Eletrônico Digital É um sistema

Leia mais

SP-6000/ES ENSAQUE SIMPLES

SP-6000/ES ENSAQUE SIMPLES SP-6000/ES ENSAQUE SIMPLES CAPS LOCK IMPRESSORA ATIVIDADE ESTÁVEL FUNÇÃO ESC F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12! @ # $ % / & * ( ) _ + BackSpace 1 2 3 4 5 6 7 8 9 0 - = TAB Q W E R T Y U I O P Enter

Leia mais

Eletrônica Digital para Instrumentação. Herman Lima Jr.

Eletrônica Digital para Instrumentação. Herman Lima Jr. G03 Eletrônica Digital para Instrumentação Prof: hlima@cbpf.br Centro Brasileiro de Pesquisas Físicas Ministério da Ciência, Tecnologia e Inovação (MCTI) Parâmetros de circuitos integrados lógicos Dispositivos

Leia mais

Introdução à Linguagem VHDL

Introdução à Linguagem VHDL ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I Introdução à Linguagem VHDL prof. Dr. César Augusto M. Marcon prof. Dr. Edson Ifarraguirre Moreno 2 / 16 VHDL Uma Linguagem de Descrição de Hardware Originou

Leia mais

FERRAMENTA DIDÁTICA PARA DISCIPLINA DE ELETRÔNICA DIGITAL

FERRAMENTA DIDÁTICA PARA DISCIPLINA DE ELETRÔNICA DIGITAL FERRAMENTA DIDÁTICA PARA DISCIPLINA DE ELETRÔNICA DIGITAL Diego S. Mageski diego.mageski@hotmail.com Bene R. Figueiredo bfigueiredo@ifes.edu.br Wagner T. da Costa wagnercosta@ifes.edu.br Instituto Federal

Leia mais

Mapeamento de memória e programação da IHM do controlador CP-WS41/8DO8DI4AO2AI2TAI

Mapeamento de memória e programação da IHM do controlador CP-WS41/8DO8DI4AO2AI2TAI Comércio e Manutenção de Produtos Eletrônicos Manual CP-WS1 Mapeamento de memória e programação da IHM do controlador CP-WS41/8DO8DI4AO2AI2TAI PROXSYS Versão 1.0 Março-2013 Controlador Industrial CP-WS1

Leia mais

Circuitos Lógicos Registradores e Contadores

Circuitos Lógicos Registradores e Contadores Circuitos Lógicos Registradores e Contadores Prof.: Daniel D. Silveira 1 Problemas de temporização Como Q1 muda de estado na borda de descida, J2 e Q2 mudará de estado quando receber a mesma borda de descida.

Leia mais

Guia Rápido de Programação V1000 SCANCHIP

Guia Rápido de Programação V1000 SCANCHIP Guia Rápido de Programação V1000 SCANCHIP 1 6 11 12 13 9 2 3 STOP 15 14 10 4 5 7 8 nº Display Nome Função 1 Área exibição de informação Exibe a referencia de freqüência, número de parâmetros 2 Tecla ESC

Leia mais

CONTROLADOR LÓGICO PROGRAMAVEL

CONTROLADOR LÓGICO PROGRAMAVEL CONTROLADOR LÓGICO PROGRAMAVEL Controlador Lógico Programável ( Hardware ) Para aprendermos como funciona um CLP, é necessário uma análise de seus componentes básicos, utilizados por todos os CLPs disponíveis

Leia mais

Projeto Dirigido: Genius

Projeto Dirigido: Genius Projeto Dirigido: Genius Genius era um brinquedo muito popular na década de 80 e que buscava estimular a memorização de cores e sons. Com um formato semelhante a um objeto voador não identificado, possuía

Leia mais

Sistemas de Apoio à Decisão

Sistemas de Apoio à Decisão Sistemas de Apoio à Decisão Processo de tomada de decisões baseia-se em informação toma em consideração objectivos toma em consideração conhecimento sobre o domínio. Modelar o processo de tomada de decisões

Leia mais

Autor: Tiago Lone Nível: Básico Criação: 19/12/2005 Última versão: 18/12/2006. PdP. Pesquisa e Desenvolvimento de Produtos

Autor: Tiago Lone Nível: Básico Criação: 19/12/2005 Última versão: 18/12/2006. PdP. Pesquisa e Desenvolvimento de Produtos TUTORIAL Barra de LEDs Autor: Tiago Lone Nível: Básico Criação: 19/12/2005 Última versão: 18/12/2006 PdP Pesquisa e Desenvolvimento de Produtos http://www.maxwellbohr.com.br contato@maxwellbohr.com.br

Leia mais

Conceitos básicos do

Conceitos básicos do Conceitos básicos Conceitos básicos do Este artigo descreve os conceitos de memória eletrônica. Apresentar os conceitos básicos dos flip-flops tipo RS, JK, D e T, D Apresentar o conceito da análise de

Leia mais

Prof. Leonardo Augusto Casillo

Prof. Leonardo Augusto Casillo UNIVERSIDADE FEDERAL RURAL DO SEMI-ÁRIDO CURSO: CIÊNCIA DA COMPUTAÇÃO Aula 3 Introdução ao VHDL Prof. Leonardo Augusto Casillo O que significa VHDL? Very High Speed Integrated Circuit Hardware Description

Leia mais

PTC2528 Laboratório de Comunicações: Projeto de Formatura. Orientador Prof. Dr. Cristiano Magalhães Panazio

PTC2528 Laboratório de Comunicações: Projeto de Formatura. Orientador Prof. Dr. Cristiano Magalhães Panazio PTC2528 Laboratório de Comunicações: Projeto de Formatura Receptor SIC Successive Interference Cancellation Cancelamento Sucessivo das Interferências Orientador Prof. Dr. Cristiano Magalhães Panazio Vinicius

Leia mais

Descrição e Projeto de Circuitos Utilizando VHDL

Descrição e Projeto de Circuitos Utilizando VHDL Descrição e Projeto de Circuitos Utilizando VHDL O projeto de circuitos digitais de forma automatizada se tornou prática industrial comum. As principais vantagens são : Portabilidade de tecnologia Melhor

Leia mais

3.a Aula Prática Projeto de Circuitos Sequenciais com FPGA. Projeto e simulação de um gerador de frequência

3.a Aula Prática Projeto de Circuitos Sequenciais com FPGA. Projeto e simulação de um gerador de frequência 3.a Aula Prática Projeto de Circuitos Sequenciais com FPGA Prof. Cesar da Costa Projeto e simulação de um gerador de frequência Muitas vezes, várias frequências de clock são necessárias em um circuito

Leia mais

Instalação do Sirius sem estações. O primeiro passo é instalar o Firebird 1.5, ele se encontra no CD de instalação do Sirius na pasta Firebird.

Instalação do Sirius sem estações. O primeiro passo é instalar o Firebird 1.5, ele se encontra no CD de instalação do Sirius na pasta Firebird. Instalação do Sirius sem estações 1. Instalando o Firebird...1 2. Instalando o Sirius...7 3. Configurações do Sirius:...11 Configuração dos arquivos do Sirius e Firebird...12 Firebird:...12 Sirius:...13

Leia mais

Disciplina: Laboratório de Circuitos Digitais

Disciplina: Laboratório de Circuitos Digitais Universidade Federal de São Carlos Disciplina: Laboratório de Circuitos Digitais Prof. Dr. Emerson Carlos Pedrino 9ª Pratica: Computador de 16 bits Data:17/07/2014 Nome: Adrián Agüero Faraldo RA: 612227

Leia mais

Circuitos Combinacionais Básicos

Circuitos Combinacionais Básicos ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I Circuitos Combinacionais Básicos Descrição VHDL prof. Dr. César Augusto M. Marcon prof. Dr. Edson Ifarraguirre Moreno 2 / 17 Circuitos combinacionais básicos

Leia mais

dígitos. altura (mm) 10

dígitos. altura (mm) 10 ±,QVWDODomR Este equipamento é de fixação em, por meio de duas presilhas, cujo aperto é realizado por parafuso. As dimensões para a abertura são indicadas na figura1. O esquema de ligação é mostrado na

Leia mais

Circuitos Digitais 144L

Circuitos Digitais 144L Circuitos Digitais Notas de Aula - 02 INSTITUTO: CURSO: DISCIPLINA: Instituto de Ciências Exatas e Tecnologia Ciência da Computação e Sistemas de Informação Circuitos Digitais 144L 1.0 Circuitos Combinacionais.

Leia mais

7. Técnicas de Programação

7. Técnicas de Programação 7. Professor: Vlademir de Oliveira Disciplina: Microcontroladores e DSP 7.1 Fluxograma Definições Início/Fim Sub-rotinas Tomada de decisão Terminação 7.1 Fluxograma Exercícios Ex.1: Testa um botão e acende

Leia mais

Controle de elevador

Controle de elevador Controle de elevador Aluno...: Leonardo Rafael Coordenador: Prof. Eng Luiz Antonio Vargas Pinto vargasp@uol.com.br Escola Técnica Rubens de Faria e Souza 1 Dedicatória e Agradecimentos Dedico aos meus

Leia mais

Manual de Instruções. Posicionador e Incrementador Modelo PIS-01/72. Cód.: Frontal. Conexões Elétricas. Introdução

Manual de Instruções. Posicionador e Incrementador Modelo PIS-01/72. Cód.: Frontal. Conexões Elétricas. Introdução Introdução Características Técnicas O posicionador e incrementador Samrello é um equipamento utilizado para o comando de posicionamento dos eixos em máquinas e processos, em diversas áreas e aplicações.

Leia mais

CONSTRUÇÃO DE UMA UCP HIPOTÉTICA M++ INTRODUÇÃO

CONSTRUÇÃO DE UMA UCP HIPOTÉTICA M++ INTRODUÇÃO CONSTRUÇÃO DE UMA UCP HIPOTÉTICA M++ INTRODUÇÃO O seguinte artigo apresenta uma UCP hipotética construída no software simulador DEMOWARE Digital Works 3.04.39. A UCP (Unidade Central de Processamento)

Leia mais

O COMPUTADOR. Introdução à Computação

O COMPUTADOR. Introdução à Computação O COMPUTADOR Introdução à Computação Sumário O Hardware O Software Linguagens de Programação Histórico da Linguagem C Componentes Básicos do Computador O HARDWARE: O equipamento propriamente dito. Inclui:

Leia mais

PRÁTICAS PARA DESENVOLVIMENTO DE PROTÓTIPOS DE CIRCUITOS DIGITAIS COM O KIT EDUCACIONAL DE2

PRÁTICAS PARA DESENVOLVIMENTO DE PROTÓTIPOS DE CIRCUITOS DIGITAIS COM O KIT EDUCACIONAL DE2 UNIVERSIDADE FEDERAL RURAL DO SEMI-ÁRIDO PRÁTICAS PARA DESENVOLVIMENTO DE PROTÓTIPOS DE CIRCUITOS DIGITAIS COM O KIT EDUCACIONAL DE2 P R O F. S Í L V I O F E R N A N D E S CRONOGRAMA DO CURSO ATIVIDADE

Leia mais

SÍMBOLO LÓGICO A F B SÍMBOLO LÓGICO A F

SÍMBOLO LÓGICO A F B SÍMBOLO LÓGICO A F PORTS LÓGICS Introdução : álgebra de oole é a ferramenta necessária para a implementação dos circuitos lógicos e estes operam no universo de discurso {0 e 1}. Para a construção dos circuitos lógicos, a

Leia mais

3. INTRODUÇÃO À LINGUAGEM C 3.1. CONCEITOS BÁSICOS. Lógica de Programação

3. INTRODUÇÃO À LINGUAGEM C 3.1. CONCEITOS BÁSICOS. Lógica de Programação Lógica de Programação 3. INTRODUÇÃO À LINGUAGEM C Caro Aluno Vamos iniciar o terceiro capítulo da nossa disciplina. Agora vamos começar a aplicar os conceitos vistos nos capítulos anteriores em uma linguagem

Leia mais

Disciplina: Laboratório de Circuitos Digitais

Disciplina: Laboratório de Circuitos Digitais Universidade Federal de São Carlos Disciplina: Laboratório de Circuitos Digitais Prof. Dr. Emerson Carlos Pedrino 7ª Prática: Introdução à Verilog-HDL e á Lógica Sequencial Data: 22/05/2014 Nome: Adrián

Leia mais

BZ 500 LSN Central de Incêndio. Características. Central de Incêndio LSN

BZ 500 LSN Central de Incêndio. Características. Central de Incêndio LSN BZ 500 LSN Central de Incêndio Código de Modelo Código de Pedido Descrição BZ500LSN 4 998 099 012 230 VCA, 64 zonas, espanhol BZ500LSN 4 998 013 799 230 VCA, 64 zonas, português A unidade de controle se

Leia mais

CMP238 Projeto e Teste de Sistemas VLSI

CMP238 Projeto e Teste de Sistemas VLSI CMP238 Projeto e Teste de Sistemas VLSI Uso de banco de registradores e Memorias Projeto Prof. Fernanda Lima Kastensmidt Uso de Memoria em Circuitos Integrados VHDL designs Memory Model Simulador lógico

Leia mais

MATERIAL DE APRESENTAÇÃO DO SCRATCH

MATERIAL DE APRESENTAÇÃO DO SCRATCH MATERIAL DE APRESENTAÇÃO DO SCRATCH 1 Scratch é uma nova linguagem de programação que permite a criação de histórias, animações, jogos e outras produções. Tudo pode ser feito a partir de comandos prontos

Leia mais

CAPÍTULO 4 CIRCUITOS SEQUENCIAIS II: CONTADORES ASSÍNCRONOS

CAPÍTULO 4 CIRCUITOS SEQUENCIAIS II: CONTADORES ASSÍNCRONOS 50 Sumário CAPÍTULO 4 CIRCUITOS SEQUENCIAIS II: CONTADORES ASSÍNCRONOS 4.1. Introdução... 52 4.2. Contadores Assíncronos Crescentes... 52 4.3. Contadores Assíncronos Decrescentes... 56 4.4. Contador Assíncrono

Leia mais

Usando o do-file editor Automatizando o Stata

Usando o do-file editor Automatizando o Stata Usando o do-file editor Automatizando o Stata 1 O QUE É O EDITOR DE DO-FILE O Stata vem com um editor de texto integrado, o do-file editor (editor de do-files, em português), que pode ser usado para executar

Leia mais

Sistemas Embarcados:

Sistemas Embarcados: Sistemas Embarcados: Microcontroladores Prof. Protásio Laboratório de Microengenharia/DEE/CEAR/UFPB Programação Assembly 8051 Programação Assembly Ferramentas de simulação MCU 8051 IDE v1.4.7 An open source

Leia mais

Questões dadas em Sala de Aula (para cada turma), nas aulas de Teoria:

Questões dadas em Sala de Aula (para cada turma), nas aulas de Teoria: Questões dadas em ala de Aula (para cada turma), nas aulas de Teoria: - Para turmas 4P, 4Q, 4X, 3P (1o horário das semanas "Par"): 1) Elabore um Programa em, e o que recebe (via teclado) dois valores e

Leia mais

EPUSP PCS 3335/3635 Laboratório Digital. Circuito em VHDL

EPUSP PCS 3335/3635 Laboratório Digital. Circuito em VHDL Circuito em VHDL Versão 2017 RESUMO Esta experiência tem como objetivo um contato inicial com o desenvolvimento do projeto de um circuito digital simples em VHDL e sintetizado para uma placa de desenvolvimento

Leia mais

Prototipação em PLDs

Prototipação em PLDs Universidade do Vale do Rio dos Sinos - UNISINOS Prototipação em PLDs Introdução ao VHDL Autor: Prof. Rodrigo Marques de Figueiredo Agenda Introdução; - Histórico; - Características do VHDL; - Aplicações

Leia mais

MANUAL DE FUNCIONAMENTO E INSTALAÇÃO

MANUAL DE FUNCIONAMENTO E INSTALAÇÃO MANUAL DE FUNCIONAMENTO E INSTALAÇÃO x 1000 MODE ON/OFF 2 1 1 2 set ECOLEAN CLIMATIC 200/400 Portuguese/01-2004 ÍNDICE GERAL CONTENIDO PÁGINA ÍNDICE GERAL DESCRIÇÃO GERAL O TECLADO MODELO Climatic 200

Leia mais

MANUAL TÉCNICO DA CENTRAL FÊNIX-20L

MANUAL TÉCNICO DA CENTRAL FÊNIX-20L MANUAL TÉCNICO SUMÁRIO CARACTERÍSTICAS GERAIS... 3 PRINCIPAIS CARACTERÍSTICAS... 3 ESPECIFICAÇÕES TÉCNICAS... 3 PAINEL... 4 FUNÇÕES DO PAINEL... 4 FUNÇÕES INTERNAS PLACA DE CONTROLE... 6 FUNÇÕES INTERNAS

Leia mais

Monitor Inteligente Para Válvula Diafragma

Monitor Inteligente Para Válvula Diafragma Linha de Produtos * Monitores de Válvulas Monitor Inteligente Para Válvula Diafragma Calibração automática Sensoriamento totalmente eletrônico do posicionamento da válvula LEDs Extra Brilho para indicação

Leia mais

Universidade Federal de Rondônia Técnicas de Desenvolvimento de Programas Lista 4

Universidade Federal de Rondônia Técnicas de Desenvolvimento de Programas Lista 4 Universidade Federal de Rondônia Técnicas de Desenvolvimento de Programas Lista 4 WHILE 1. Faça um comando while equivalente ao descrito abaixo (que realize o mesmo tipo de procedimento e obtenha o mesmo

Leia mais

Presys Instrumentos e Sistemas

Presys Instrumentos e Sistemas Versão Especial - Controlador de combustão com duplo limite cruzado. Tabela de regulagem para limites cruzados. Alarmes de mistura rica e pobre. Entrada em contato força saídas para valores configuráveis.

Leia mais