Lógica de Seleção e Mapeamento de Memória

Transcrição

1 Departamento de Engenharia Elétrica - EESC-USP SEL-45 Introdução à Organização de Computadores Lógica de Seleção e Mapeamento de Memória Aula 6 Prof. Dr. Marcelo Andrade da Costa Vieira

2 LÓGICA DE SELEÇÃO E MAPEAMENTO n n n Um microprocessador que tem duto de endereços de N bits e duto de dados de M bits, consegue endereçar 2 N posições de M bits. As 2 N posições que o microprocessador consegue endereçar podem ser representadas graficamente por um retângulo dividido em 2 N posições, que é denominado espaço de endereços do microprocessador. Dentro do espaço de endereços de 2 N palavras que o microprocessador consegue endereçar, são mapeadas as memórias, os dispositivos de I/O e os periféricos.

3 LÓGICA DE SELEÇÃO E MAPEAMENTO n A Lógica de Seleção, construída pelo projetista, define as faixas de endereços do µp que irão selecionar cada uma das memórias e dispositivos. n O acesso aos endereços dos dispositivos depende de: ncomo eles estão interligados ao barramento de endereços; ncomo foi projetada a lógica de seleção.

4 LÓGICA DE SELEÇÃO Exemplo: Um microprocessador que pode endereçar 64Kbytes de memória (6 linhas de endereços e 8 bits de dados). Os endereços de 6 bits, gerados pelo microprocessador pode ser visto como sendo constituído por duas partes: - Bits de endereçamento (tamanho da memória) - Bits de seleção (número de blocos que podem ser selecionados) H Espaço de endereçamento do µp 64K x 8 FFFFH

5 LÓGICA DE SELEÇÃO Exemplo: Um microprocessador que pode endereçar 64Kbytes de memória (6 linhas de endereços e 8 bits de dados). Os endereços de 6 bits, gerados pelo microprocessador pode ser visto como sendo constituído por duas partes: - Bits de endereçamento (tamanho da memória) - Bits de seleção (número de blocos que podem ser selecionados)

6 LÓGICA DE SELEÇÃO n Exemplo: n ROM 6K x 8 (A A3) (A4 A5: 4 blocos de 6K) n RAM 8K x 8 (A A2) (A3 A5: 8 blocos de 8K) h 4h 6h 8h Ch ROM 6K x 8 RAM 8K x 8 8K x 8 6K x 8 6K x 8 3FFFh 5FFFh 7FFFh BFFFh FFFFh

7 Endereço inicial e final, para algumas organizações de memória e de I/O LÓGICA DE SELEÇÃO

8 Como ligar o µp às Memórias? h FFFF h Mapeamento

9 Lógica de Seleção A5 A4 A3 A2 A A A9 A8 A7 A6 A5 A4 A3 A2 A A Início (H) Fim (H) ROM RAM 4 4FFF 3FFF Lógica de Seleção do µp Linhas de Endereços Memória Tipo 6k 4k Vazio 44k 5 FFFF

10 Lógica de Seleção A5 A4 A3 A2 A A A9 A8 A7 A6 A5 A4 A3 A2 A A Início (H) Fim (H) ROM RAM 4 4FFF 3FFF Lógica de Seleção do µp Linhas de Endereços Memória Tipo 6k 4k Vazio 44k 5 FFFF

11 Como ligar o µp às Memórias? Circuito utilizado para microprocessadores com 6 pinos de endereços e 8 pinos para dutos de dados separados 8 4 A4 A5 RD A5 A4 A3 A2

12 Utilizando Decodificadores ( circuito prof Marcelo) Circuito utilizado para microprocessadores com 6 pinos de endereços e 8 pinos para dutos de dados separados 8 4 A4 A5 RD Decodificador 4x A2 - A5. 5

13 Mapeamento EPROM 6K X 8 RAM 4K X 8 h 3FFF h 4 h 4FFF h 5 h VAZIO FFFF h

14 LÓGICA DE SELEÇÃO COM DECODIFICADORES A lógica de seleção implementada com circuitos decodificadores garante a seleção de uma única memória ou interface, que se comunicará com o microprocessador. Cada decodificador divide o espaço de endereço em blocos menores. O tamanho da divisão depende de quais bits de seleção são conectados na entrada do decodificador

15 5 4 LÓGICA DE SELEÇÃO DE MEMÓRIA E DE DISPOSITIVOS DE I/O (prof. Marcelo) Circuito utilizado para microprocessadores com 6 pinos de endereços e 8 pinos para dutos de dados separados H a FFFFH D (MSB) C B A Y9.. Y3 Y2 Y Y Exemplo: Espaço de endereço: a FFFFH ( 64KBytes) Tamanho da divisão: 6K, pois o bit menos significativo do decodificador é o A4 Pode-se conectar direto nesse decodificador memórias com 4 linhas de endereço (A - A3). Divisão: 6K (3FFFH) Saídas válidas para serem usadas como no CS nas mem. Faixa de endereço Y : (A5, A4) = (,)... H até 3FFFH Y : (A5, A4) = (,)... 4H até 7FFFH Y2 : (A5, A4) = (,)... 8H até BFFFH Y3 : (A5, A4) = (,)... CH até FFFFH

16 LÓGICA DE SELEÇÃO DE MEMÓRIA E DE DISPOSITIVOS DE I/O Cada saída válida do decodificador, que pode ser usada como saída de seleção (/CS), tem a ela associada uma faixa de endereço, determinada pelos bits de endereço (utilizados como seleção) conectados nas entradas deste decodificador. Há duas maneiras de se determinar a faixa de endereço da saída: a. Soma do bloco divisor ao endereço inicial de cada saída válida do decodificador b. determina-se o endereço inicial e final associado à saída do decodificador como segue: Ø endereço inicial: valor dos bits de seleção conectados no decodificador, que ativa a saída. Os demais bits em. Ø endereço final: valor dos bits de seleção conectados no decodificador, que ativa a saída. Os demais bits em

17 LÓGICA DE SELEÇÃO DE MEMÓRIA E DE DISPOSITIVOS DE I/O Utilizando o mesmo exemplo do decodificador anterior: a. Soma do bloco divisor ao endereço inicial de cada saída tamanho do bloco divisor = 3FFFH (6K) Y = a 3FFFH Y = 4H a 7FFFH Y2 = 8H a BFFFH Y3 = CH a FFFFH Bits de seleção (BS) b. Valor dos bits de seleção (A5 e A4) A5...A Saída Y endereço inicial: H endereço final : 3FFFH Saída Y endereço inicial: 4H endereço final: 7FFFH Saída Y2 endereço inicial: 8H endereço final : BFFFH Saída Y3 endereço inicial: CH endereço final : DFFFH

18 LÓGICA DE SELEÇÃO DE MEMÓRIA E DE DISPOSITIVOS DE I/O (solução prof. Marcelo) Circuito utilizado para microprocessadores com 6 pinos de endereços e 8 pinos para dutos de dados separados Mapa de endereços H 3FFFH 4H 7FFFH 8H BFFFH CH Y Y Y2 Y3 A5 A4 H a FFFFH D (MSB) C B A Divisão: 6K (3FFFH) Y9.. Y3 Y2 Y Y válidas FFFFH

19 Mapeamento º Exemplo: EPROM 6K X 8 RAM 4K X 8 h 3FFF h 4 h 4FFF h 5 h VAZIO FFFF h

20 Lógica de seleção utilizando decodificadores Porta AND de proteção: só seleciona os dispositivos quando o microprocessador estiver fazendo uma leitura(/rd) ou escrita (/WR). Pode ser usada também para definir em qual decodificador será ligado memórias do tipo ROM e do tipo RAM. 2

21 Mapeamento 2º Exemplo: EPROM 6Kx8 RAM 6Kx8 h 3FFF h 4 h 7FFF h 8 h VAZIO FFFF h

22 2.o exemplo: Lógica de Seleção

23 Mapeamento 3º Exemplo: EPROM 6Kx8 VAZIO RAM 6Kx8 VAZIO

24 3.o exemplo: Lógica de Seleção

25 Outros Exemplos Circuito utilizado para microprocessadores com 6 pinos de endereços e 8 pinos para dutos de dados separados A5 A4 A3 H a FFFFH D (MSB) C B A Y9.. Y3 Y2 Y Y A5 A4 A3 A2 H a FFFFH G G2 D C B A Y5.. Y3 Y2 Y Divisão: 8 K (FFFH) Saídas válidas: Y a Y7 Divisão: 4 K (FFFH) Y Saídas válidas: Y a Y5

26 A5 A4 Outros Exemplos Circuito utilizado para microprocessadores com 6 pinos de endereços e 8 pinos para dutos de dados separados H a FFFFH D (MSB) C B A Divisão: 6 K (3FFFH) Y9 Saídas válidas: Y a Y3.. Y3 Y2 Y Y CS A3 A2 A 8H a BFFFH G G2 D C B A Divisão: 2 K (7FFH) Y5.. Y7.. Y2 Y Y B8H a BFFFH 8H a 87FFH Saídas válidas: Y a Y7

27 Outros Exemplos Circuito utilizado para microprocessadores com 6 pinos de endereços e 8 pinos para dutos de dados separados Pode-se combinar linhas de seleção através da lógica AND, para selecionar organizações de memória MAIORES do que a faixa de endereço das saídas de seleção H a FFFFH A5 A4 D C B A Divisão: 6 K (3FFFH) Y9.. Y3 Y2 Y Y Endereço inicial de Y2 Ya : 8H a FFFFH ( 32Kx 8) Endereço final de Y3

28 Tipos de Lógica de Seleção

29 Tipos de Lógica de Seleção n Modos de seleção: ndecodificação NÃO ABSOLUTA ndecodificação ABSOLUTA

30 Decodificação Não Absoluta n Apenas alguns dos bits do barramento de endereço do MP são usados na lógica de seleção do chip de memória n Consequência Æ CI pode ser selecionado por mais de um bloco de endereços n OBS.: cuidados para 2 (ou +) dispositivos não serem selecionados ao mesmo tempo Æ conflitos no duto de dados

31 Decodificação Não Absoluta n Os bits de seleção não usados geram espaços de endereço extra, associados ao dispositvo, denominados espaços de endereço fantasma; n esse hardware de seleção é inadequado para área de dados seqüenciais; n os endereços fantasmas não podem ser usados por outros chips, pois não são espaços livres, mas sim endereços diferentes que selecionam a mesma célula na memória;

32 Decodificação Não Absoluta Ex.: Endereçamento de 2 memórias: ROM 6 k x 8 RAM 6 k x Bit de endereço A5 é irrelevante

33 Lógica de Seleção Não Absoluta A5 A4 A3 A2 A A A9 A8 A7 A6 A5 A4 A3 A2 A A Início (H) Fim (H) ROM RAM 4 7FFF 3FFF Lógica de Seleção do µp Linhas de Endereços Memória Tipo 6k 6k 6k 8 BFFF 6k C FFFF ROM Espelho RAM Espelho Bit de endereço A5 é irrelevante pode ser ou

34 Lógica de Seleção Não Absoluta Se A5 = a faixa de endereço = H a 7FFFH Se A5 = a faixa de endereço = 8H a 8FFFH Um dos espaços de 6k x 8 é denominado de espaço fantasma. Qualquer uma das duas faixas de endereço pode ser escolhida como a fantasma. Endereço H e 8H endereçam a mesma posição física do CHIP (linhas de endereçamento do chip são iguais a zero para esses dois endereços).

35 Mapeamento da Memória

36 Ligar uma memória com organização menor que a da saída de seleção de um decodificador também gera decodificação não-absoluta Circuito utilizado para microprocessadores com 6 pinos de endereços e 8 pinos para dutos de dados separados Exemplo 2: A5 A4 H a FFFFH D C B A Decodificação Não Absoluta Y9.. Y3 Y2 Y Y Divisão: 6 K x 8 (3FFFH) Saída Y3: CH a FFFFH 8Kx8 8Kx8 C H DFFF H E H 8Kx8 FFFF H Saída Y3 A3 = A3 = (Bloco espelho ou fantasma)

37 Decodificação Não Absoluta O que ocorre se uma memória com organização menor que a da saída de seleção, for interligada na saída Y3? Circuito utilizado para microprocessadores com pinos de endereços e e pinos para dutos de dados bimultiplexados ( com porta de proteção) /RD /WR Exemplo 2: A5 A4 H a FFFFH D C B A Y9.. Y3 Y2 Y Y Divisão: 6 Kx8 (3FFFH) 8Kx8 8Kx8 C H DFFF H E H 8Kx8 Saída Y3 A3 = A3 = (Bloco espelho ou fantasma) Saída Y3: CH a FFFFH FFFF H

38 LÓGICA DE SELEÇÃO DE MEMÓRIA E DE DISPOSITIVOS DE I/O A3 é bit de seleção da memória de 8Kx8, mas NÃO está presente no decodificador, portanto é irrelevante, podendo valer ou. vos dois blocos de 8K podem ser usados para selecionar a memória de 8Kx8 : CH a DFFFH e EH a FFFFH. vos dois blocos acessam as mesmas posições físicas das memórias, p. ex., CH e EH acessam a mesma posição da memória. 38

39 Decodificação Absoluta n Todos os bits do barramento de endereço do microprocessador são utilizados na lógica de seleção; n São selecionados espaços que têm exatamente as dimensões do chip n O chip de memória é selecionado por um único bloco de endereços na lógica de seleção.

40 Decodificação Absoluta n Vantagem: não há possibilidade de conflito de espaços de endereço. n Desvantagem: o hardware é mais complexo que o da lógica não absoluta, principalmente para interfaces que ocupam poucas posições de memória

41 Decodificação Absoluta Ex.: Não preenchendo o espaço de endereçamento do μp: ROM 6 k x 8 RAM 6 k x 8 Lógica de Endereçamento do µp Endereço de dados Memória Tipo A5 A4 A3 A2 A A A9 A8 A7 A6 A5 A4 A3 A2 A A Início (H) Fim (H) ROM 6k 3FFF RAM 4 6k 7FFF Utiliza-se todos os bits do duto de endereços do µp para a seleção.

42 Decodificação Absoluta Ex.: Não preenchendo o espaço de endereçamento do μp: utilizando portas lógicas ROM 6 k x 8 RAM 6 k x 8

43 Decodificação Absoluta Ex.2: Não preenchendo o espaço de endereçamento do μp: utilizando decodificador ROM 6 k x 8 RAM 6 k x 8

44 Decodificação Absoluta Ex.: Não preenchendo o espaço de endereçamento do μp: ROM 6 k x 8 RAM 6 k x 8 A5 A4 A3 A2 A A A9 A8 A7 A6 A5 A4 A3 A2 A A Início (H) Fim (H) ROM RAM 4 7FFF 3FFF Lógica de Seleção do µp Linhas de Endereços Memória Tipo 6k 6k 6k 8 BFFF 6k C FFFF VAZIO VAZIO

45 Mapeamento da Memória VAZIO VAZIO

46 Decodificação Absoluta Ex.2: Preenchendo todo o espaço de endereçamento com 2 memórias: ROM 32 k x 8 RAM 32 k x 8

47 Decodificação Absoluta Ex.2: Preenchendo todo o espaço de endereçamento com 2 memórias: ROM 32 k x 8 RAM 32 k x 8 A5 A4 A3 A2 A A A9 A8 A7 A6 A5 A4 A3 A2 A A Início (H) Fim (H) ROM RAM 8 FFFF 7FFF Lógica de Endereçamento do µp Endereço de dados Memória Tipo 32k 32k

48 Mapeamento da Memória

49 FIM