EXERCÍCIOS DE PREPARAÇÃO PARA PROVA B2

Transcrição

1 EXERCÍCIOS DE PREPARAÇÃO PARA PROVA B2 Lista de Exercícios de Sistemas Digitais II Prova B2 1.a. Construir um sistema de seleção para o banco de memórias definido pelo mapa de memória. Sendo todas as memórias com a mesma largura de palavra, pede-se : a) Construir o sistema de seleção empregando memória ROM e determinar a capacidade desta memória. b) Repetir o problema anterior empregando um decodificador Mapa da Memória 5K 3K 4K 2K 1K Solução : O banco de memória soma 15K no total. Devemos escolher a memória de menor capacidade como base ou seja a memória de 1K. As outras possuem multiplicidade, por exemplo a memória de 2K possui 2 vezes 1K e a de 5K possue 5 vezes 1K. As linhas de endereços comuns será : A 0 A 9. O total de endereços do banco é de 15K, onde as linhas de endereços é de A 0 A 13. As linhas de endereços não comuns serão : A 10,A 11,A 12,A 13, 04 bits os quais serão utilizados na implementação do decodificador. a) A implementação com ROM, será : Uma tabela de faixa de endereços é mostrada a seguir. A 13 A 12 A 11 A 10 O 4 O 3 O 2 O 1 O 0 Faixa de Endereços FF FF BFF C00 0FFF FF FF BFF C00 1FFF FF FF BFF C00 2FFF FF FF BFF Sendo O 4...O 0 saídas da ROM que ligarão aos CS 4... de cada uma das memórias, conforme o esquema a seguir. Pág. 1

2 A configuração das memória é mostrada a seguir. A 13 A 12 A 11 A 10 O 0 O 1 O 2 O 3 O 4 A 12 A 11 A Linhas Comuns A 9...A 0 CS 2 CS 3 CS 4 1K 2K 4K 3K 5K Pág. 2

3 b) Usando o decodificador fica : A 13 A 12 A 11 A 10 O 0 O 1 O 2 O 3 O 4 O 5 O 6 O 7 O 8 O 9 O 10 O 11 O 12 O 13 O 14 A 12 A 11 A Linhas Comuns A 9...A 0 CS 2 CS 3 CS 4 1K 2K 4K 3K 5K 2.a Construir usando a memória a seguir, um banco de memória de capacidade 64 x 8, pede-se : a) A configuração da associação de memória, utilizando-se na seleção das memórias somente 01 inversor. RAM A x 4 I/O 0-3 CS 1 R/W Pág. 3

4 Resposta : Serão 08 memórias no total pois 64 x 8 16 x 4 = 08 Lista de Exercícios de Sistemas Digitais II Prova B2 O número de linhas de endereços = 06 de A e os 02 Seletores (Chip Select) são ligados juntos. Total do banco igual a 64 endereços = 2 6 onde as linhas de endereços de A 0 A 5 As linhas de endereços comuns igual a 16 endereços A 0 A 3. A diferença entre as linhas de endereços do banco e as linhas de endreços comuns igual a 02 linhas A 5 A 4. A tabela a seguir mostra a seleção das memórias feita por um único inversor em A 4. A 5 A 4 Faixa de Endereços 0 0 A 5 A 4 0 F 0 1 A 5 A F 1 0 A 4 A F 1 1 A 4 A F A configuração da memória será : a) Na palavra pois o banco tem largura de 08 bits e o chip de partida tem 04 bits. R/W Linhas de Endereços Comuns de A 0...A 3 16 x 4 16 x 4 Vamos considerar a configuração acima de 16 x 08 bits, usando 02 memórias e para o banco de 64 x 08 necessita-se de 04 conjuntos iguais ao acima. Dessa forma ficará : I/O 0 I/O 1 I / O 2 I/O 3 I/O 4 I/O 5 I/O 6 I/O 7 Pág. 4

5 A configuração do banco 64 x 8 é mostrada a seguir, com a seleção de endereços por A 5 e A 4. R/W A 5 A 4 A 4 R/W A 5 A 4 A 4 Linhas de Endereços de A x 8 16 x 8 16 x 8 16 x 8 Linhas de I/O a Quantas linhas de acesso tem os decodificadores internos de uma RAM cuja organização interna é da forma matricial quadrada sendo a capacidade igual a 1M byte. Quantos bits podem ser armazenados no total da memória? Resposta : Serão na forma matricial quadrada com 1024 x O número de bits armazenados será : 1M x 8 = 8M. 4.a Uma determinada RAM estática tem os seguintes parametros de tempos em nanosegundos. Tempo de Acesso = 100ns; Tempo de Saída de Dados Válidos = 30ns; Intervalo de Tempo entre a saída dos dados e habilitação do dispositivo = 70ns; Intervalo de Tempo de Manutenção de Endereços Válidos = 100ns; Intervalo de Tempo entre os Sinais de Endereços e os sinais de leitura/escrita = 20ns; Pede-se : a) Qual o tempo decorrido entre o acesso aos endereços já estabilizados e os dados válidos na saída durante o ciclo de leitura? b) Quanto tempo os dados de saída permanecem válidos após CS retornar ao estado ALTO? Resposta : a) É igual ao tempo de acesso = 10ns. b) É igual ao tempo de Manutenção de Endereços Válidos = 100ns. 5.a Utilizando-se de uma memória ROM, gerar a função booleana Y = x + 2,sendo X um número de 0 a 3, pede se : a) Mapa de endereços e conteúdo da ROM. b) A capacidade necessária da memória. Como X é um número de 0 a 3 então 02 bits pode-se representar X por A 1 A 0, sendo 0 00, 1 01, 2 10 e 3 11 e Y será na mesma base de X. A tabela a seguir mostra os valores finais de Y. Pág. 5

6 X 1 X 0 Y 2 Y 1 Y Dessa forma podemos expressar : Y 2 = X 1. Y 1 = X 1. Y 0 = X 0. 6.a Usando uma GAL 16V8, no modo simples repetir o problema do item 5 item a). 7.a Usando uma GAL 16V8, no modo complexo, implementar um F/F dos tipos a) D; b) T; c) JK; d) RS. a) F/F tipo D, usar a GAL no modo registrador. Como existe internamente um F/F do tipo D então : a implementação ficará : Pelo desenho acima uma célula de registrador é mostrada acima, qualquer entrada (uma das 08) serve como entrada do F/F tipo D. b) O F/F tipo T. Devemos transformar o F/F D em F/F do tipo T. Para isso aplicamos o conceito de transformação de F/F. D Q n Q n D Q LÓGICA F/F T TRANSIÇÃO DO F/F D Deveremos montar para a lógica um Karnaugh com entradas T e Q e saída D. T 0 1 Q n Pág. 6

7 D = T Q = T Q + TQ O circuito implementado na GAL no modo registrador mostra o F/F T. 8.a Usando uma GAL 16V8, no modo registrador, implementar um contador síncrono de 02 bits. a) Ordem crescente. b) Ordem decrescente. 9.a Usando o princípio do algorítmo de multiplicação, modificar o fluxo de dados a fim de multiplicar 02 números A de 04 bits e B de 04 bits, onde o registrador de produto se desloca 1 bit a direita sempre após a operação de soma deste com o registrador multiplicando. Esta operação ocorre sempre que o bit do multiplicador é igual 1. Quando o bit do multiplicador é 0 o registrador de produto só desloca 1 bit a direita. O registrador multiplicando possui 04 bits e o registrador de produto igual a 08 bits. A soma entre eles, o registrador de produto e o registrador multiplicando é realizada entre os 04 primeiros bits do lado mais significativo do número. Exemplo Registrador multiplicando = Registrador do Produto = Total = Pede-se : a) Simulação do algorítmo para os números 07 e 05. b) Repetir para os números 11 e a Para o fluxo de dados simples, implementar o algorítmo que gera e apresenta números de 10 a 1 em ordem decrescente. Pede-se : a) O fluxograma do algorítmo; b) O quadro das instruções e palavras de controle das operações de cada bit de controle do fluxo de dados. c) O diagrama de estados da unidade de controle para geração das palavras de controle. d) As equações de estados e de saída do sistema. 11.a Gerar as funções lógicas para 04 variáveis de entrada AB,C e D, conforme as funções booleanas a seguir. 1 - F 1 = A B + AC D + B D 2 F 2 = AC + BC + AD 3 F 3 = ABD + C D + AD + BCD 4 F 4 = B C D + AC + BD + A B C D. Pede- se : Pág. 7

8 a) Implementar as funções usando memória ROM, mapa de endereços e conteúdos. b) Capacidade da ROM utilizada. 12.a Construir um somador de 02 números X e Y na base 4. Pede-se : a) Implementar o somador usando memórias ROM, mapa de endereços b) Capacidade da ROM. 13.a Construir um gerador de ondas quadradas de largura variável. O sistema deve gerar ciclicamente 05 pulsos. Cada dos pulsos gerados devem ser simétricos (ondas quadradas) e bipolar com 5V P-P, sendo o primeiro pulso de período de 2ms, o segundo deve dobrar o período e assim por diante até o 5.o pulso. O diagrama de blocos a seguir mostra como são gerados os pulsos. Sabendo-se que na saída do circuito existe um amplificador somador de ganho unitário. Pede-se : Obs.: A saída da ROM em NL1 + 5V e NL0 = Gnd. a) Implementar o somador usando memórias ROM, mapa de endereços b) Capacidade da ROM. c) A freqüência do oscilador. Osc + CONTADOR ROM Σ A = +1 - Saída 14.a Um processo de aquecimento o qual exige medidas precisas de temperatura é monitorado por um sensor de temperatura o qual gera 5mV para 10 C com precisão de ± 0,0025% para 1000 C. Deseja-se leituras na temperatura de 1000 C com precisão máxima de + 0 C 0,1 C. Pretende-se realizar as medições numa faixa de 50 C, de 975 C e 1025 C, com um conversor ADC. Sabendo-se que o erro do DAC em 1000 C é de ± 0,005%. Pede-se : a) A tensão de entrada que deve ser aplicada em V IN (-) para o ínício da faixa de medida. b) O número de bits do conversor ADC. c) O passo real do conversor. d) A tensão de F.S. e) O valor digital para a temperatura de 1010 C 15.a Para o fluxo de dados da multiplicação entre 02 números A e B de 04 bits sendo multiplicando um número negativo e o multiplicador um número positivo. Construir o multiplicador realizando uma modficação no fluxo de dados para a realização da multiplicação. 16.a O controle de um dispositivo de posicionamento pode ser feito utilizando-se um servomotor, um motor projetado para acionar um dispositivo mecânico enquanto houver um sinal de erro. A figura mostra um sistema servocontrolado simples que é controlado por uma entrada digital que poderia vir diretamente de um computador ou de um meio de saída, tal como uma fita magnética. A alavanca é movida verticalmente pelo servomotor. O motor gira no sentido horário ou no anti-horário, dependendo se a tensão do amplificador de potência (A.P.) é positiva ou negativa. O motor pára quando a saída do amplificador de potência é zero. A posição mecânica da alavanca é convertida para uma tensão CC pelo potenciometro acoplada a ela. Pág. 8

9 Quando a alavanca está no seu ponto de referência zero, V P = 0V. O valor de V P aumenta a uma taxa de 1V/centímetro até que a alavanca alcance seu ponto mais alto (10 centímetros) e V P = 10V. A posição desejada da alavanca é fornecida por um código digital do computador que é levado para o DAC, produzindo V A. A diferença entre V P e V A (denominada erro) é gerada pelo amplificador diferencial e é amplificada pelo amplificador de potência para acionar o motor na direção que faça com que o sinal de erro diminua para zero ou seja, mova a alavanca até que V P = V A. Pede-se : a) Se desejarmos posicionar a alavanca com uma resolução de 0,1cm, qual será o número de bits necessários no código de entrada digital. b) Na operação real, a alavanca pode oscilar um pouco em torno da posição desejada, especialmente se um potenciometro de fio usado. Você pode explicar por que? 17.a Construir um gerador de ondas senoidais com valor pico de 15,5V, conforme esquema a seguir. Sabendo-se quem o DAC é de 5bits e a tensão de Referência é de + 15,5V. Pede-se : a) Tabela de endereços e conteúdos da ROM de 4bits de endereços. b) Capacidade mínima da ROM. a) Esquema do Gerador. C O N T D C B A A 3 O 0 A 2 A 1 A 0 O 1 O 2 O 3 O 4 D A C + + A = 1 V SAÍDA - V REF /2 Pág. 9

10 Detalhes do Amplificador R R DAC - R - -V REF /2 R + + R Lista de Exercícios de Sistemas Digitais II Prova B2 V SAÍDA A forma de onda desejada é : V SAÍDA-IDEAL V SAÍDA-IDEAL + 7,75V + 6,65V + 3,875V ,875V - 6,65V - 7,75V 2Π + 7,75V + 6,65V + 3,875V ,875V - 6,65V - 7,75V 2Π 18.a Para uma memória RAM de capacidade de 1M bytes, pede-se : a) Qual a capacidade em bits da memória. b) Qual o número de linhas de cada decodificador interno da memória, cuja organização interna da memória é matricial quadrada? 19.a Uma memória ROM pode ser utilizada como decodificador de endereços. Para o mapa de memória a seguir pede-se : ,5 K 2,5K 1,0K 2,0K 1,0K a) O mapa da ROM para decodificação do endereço a seguir. 20. Construir um circuito de decodificação para um banco de memória conforme disposição a seguir. Pedese : a) Utilizando o CI- decodificador mais uma lógica adicional, esboçar o circuito de decodificação. b) Implementar o circuito de decodificação usando memória ROM como decodificador K 1K 2K 2K 1K Pág. 10

11 21. Construir um banco de memória de 8K x 8, partindo de um chip de 2K x 8. Construir o sistema de decodificação usando somente inversores. A 0 a A 10 MEM. R/W D 0 a D 7 CS 1 Solução : Usar um decodificador de 2 x 4. Onde : A 11 A 12 DEC. A B O 0 O 1 O 2 O 3 CS 2 CS 3 Endereço Memória A 12 A H-07FFH H-0FFFH H-17FFH H-1FFFH Pág. 11