ENDEREÇAMENTO. Endereçamento. Escopo 24/02/2015

Tamanho: px
Começar a partir da página:

Download "ENDEREÇAMENTO. Endereçamento. Escopo 24/02/2015"

Transcrição

1 1 4/0/015 ENDEREÇAMENTO 1. DEFINIÇÃO.. 4/0/ /0/015 1 DEFINIÇÃO 1 DEFINIÇÃO Endereçamento DEFINIÇÃO Endereçamento é a capacidade de obtenção da definição exata da localização, dentro do dispositivo de memória, da região que sofrerá a ação de leitura ou de escrita. Esta definição deve ser biunívoca, isto é, um determinado endereço deve levar a um único local, e um determinado local deve ser encontrado por, apenas, um endereço. 4/0/015 4/0/ DEFINIÇÃO Escopo Endereçamento também é a capacidade de determinação da faixa de valores de endereço válida. Esta determinação deve deixar claros o primeiro endereço e o último endereço. Esta análise serve para prevenir que algum endereço inválido seja buscado. Também é possível usar essa análise para que seja detectada a busca por endereço inválido e seja executada uma rotina específica para esta situação. Também precisam ser determinados os endereços proibidos ou inválidos que estejam dentro da faixa permitida, no caso de memórias separadas. 4/0/ /0/015 6

2 4/0/015 1 Bit Bits : Primeiro: 0b 0h 1b 1h : Primeiro usado: 00b 0h Último usado: 01b 1h Primeiro proibido: 10b h : Primeiro usado: 00b 0h Último usado: 10b h Último proibido: 11b h Proibido: 11b h 4 : Primeiro usado: 00b 0h Último usado: 11b h 4/0/ /0/015 8 : Primeiro usado: 000b 0h Último usado: 001b 1h Primeiro proibido: 010b h Último proibido: 111b 7h : Primeiro usado: 000b 0h Último usado: 010b h Primeiro proibido: 011b h Último proibido: 111b 7h 4 : Primeiro usado: 000b 0h Bits 5 : Primeiro usado: 000b 0h Último usado: 100b 4h Primeiro proibido: 101b 5h Último proibido: 111b 7h 6 : Primeiro usado: 000b 0h Último usado: 101b 5h Primeiro proibido: 110b 6h Último proibido: 111b 7h 7 : Primeiro usado: 000b 0h Último usado: 110b 6h Proibido: 111b 7h Último usado: 011b h Primeiro proibido: 100b 4h 8 : 4/0/015 Último proibido: 111b 7h Primeiro usado: 000b 0h 9 Último usado: 111b 7h 9 : Primeiro usado: 0000b 0h Último usado: 1000b 8h Primeiro proibido: 1001b 9h Último proibido: 1111b Fh 1 Nibble 10 : Primeiro usado: 0000b 0h Último usado: 1001b 9h Primeiro proibido: 1010b Ah Último proibido: 1111b Fh 11 : 1 : Primeiro usado: 0000b 0h Primeiro usado: 0000b 0h Último usado: 1010b Ah Primeiro proibido: 1011b Bh Último proibido: 1111b Fh Último usado: 1011b Bh Primeiro proibido: 1100b Ch Último proibido: 1111b Fh 1 : 14 : Primeiro usado: 0000b 0h Primeiro usado: 0000b 0h Último usado: 1100b Ch Último usado: 1101b Dh Primeiro proibido: 1101b Dh 4/0/015 Primeiro proibido: 1110b Eh 10 Último proibido: 1111b Fh Último proibido: 1111b Fh 1 Nibble 6 Bits 15 : Primeiro usado: 0000b 0h Último usado: 1110b Eh Proibido: 1111b Fh 16 : Primeiro usado: 0000b 0h Último usado: 1111b Fh (1 bit): Primeiro: b 00h 0d b 01h 1d 1 = 1 4 ( bits): ) Primeiro: b 00h 0d b 0h d 8 ( bits): Primeiro: b 00h 0d b 07h 7d = = 8 1 4/0/ /0/015 1

3 4/0/015 6 Bits 16 (4 bits): Primeiro: b 00h 00d b 0Fh 15d 15 = 16 1 (5 bits): ) Primeiro: b 00h 00d b 1Fh 1d 64 (6 bits): Primeiro: b 00h 00d b Fh 6d 1 = 1 6 = /0/ Bits 40 : Primeiro usado: b 00h 00d Último usado: b 7h 9d Primeiro proibido: b 8h 40d Último proibido: b Fh 6d 48 : Primeiro usado: b 00h 00d Último usado: b Fh 47d Primeiro proibido: b 0h 48d Último proibido: b Fh 6d 56 : Primeiro usado: b 00h 00d Último usado: b 7h 55d Primeiro proibido: b 40h 56d Último proibido: b Fh 6d 4/0/ ( bits): Primeiro: b00h b07h 16 (4 bits): Primeiro: b00h b0Fh (5 bits): Primeiro: b00h b1Fh 1 Byte 64 (6 bits): Primeiro: b00h bFh 18 (7 bits): Primeiro: b00h b7Fh 56 (8 bits): Primeiro: b00h bFFh 4/0/ Byte 160 : Primeiro usado: b 00h Último usado: b 9Fh Primeiro proibido: b A0h Último proibido: b FFh 19 : Primeiro usado: b 00h Último usado: b BFh Primeiro proibido: b C0h Último proibido: b FFh 4 : Primeiro usado: b 00h Último usado: b DFh Primeiro proibido: b E0h 4/0/ Último proibido: b FFh Nibbles 56 (8 bits): Primeiro: b 000h b 0FFh 51 (9 bits): Primeiro: b 000h b 1FFh 104 (10 bits): Primeiro: b 000h b FFh 048 (11 bits): Primeiro: b 000h b 7FFh 4096 (1 bits): Primeiro: b 000h b FFFh 4/0/ Multiplicação É possível fazer progressões multiplicando-se uma determinada faixa de endereços cujo tamanho é potência de. Todas as faixas possuem os mesmos valores limites para os bits que fazem o endereçamento dentro da faixa. Os bits que sobraram fazem o endereçamento da faixa. No primeiro endereço proibido, esses bits a mais fornecem a multiplicidade. 4/0/015 18

4 4 4/0/015 Nibbles 56 (1 56): Primeiro proibido: b 100h 51 ( 56): Primeiro proibido: b 00h 768 ( 56): Primeiro proibido: b 00h 104 (4 56): Primeiro proibido: b 400h 048 (8 56): Primeiro proibido: b 800h 07 (1 56): Primeiro proibido: b C00h 840 (15 56): Primeiro proibido: b F00h 4/0/ Nibbles 768 : Primeiro usado: b 000h Último usado: b FFh Primeiro proibido: b 00h Último proibido: b FFFh 180 : Primeiro usado: b 000h Último usado: b 4FFh Primeiro proibido: b 500h Último proibido: b FFFh 07 : Primeiro usado: b 000h Último usado: b BFFh Primeiro proibido: b C00h 4/0/015 Último proibido: b FFFh 0 Múltiplos de k com Nibbles : Primeiro: Prim. Pro: b 000h b FFh b 400h k (11 bits): ) ( 1bit); (1k 10bits); (k 1bit+10bits) Primeiro: b 000h b 7FFh Prim. Pro: b 800h 4k (1 bits): (4 bits); (1k 10bits); (4k bits+10bits) Primeiro: b 000h Prim. Pro: b FFFh 4/0/015 1 Múltiplos de k com Nibbles k : k = 1k + k 1k: 10 bits 104 k: 11 bits 048 k: ( ) k: 104 k: 07 k: 0000d até 071d k: 000h até BFFh 1k: até b FFh k: até b 7FFh k: até b BFFh 1k: proibido a partir de b 400h k: proibido a partir de b 800h 4/0/015 k: proibido a partir de b C00h Observação: 400h + 800h = C00h Múltiplos de k com Nibbles 1,5k : 1,5k = 1k + 0,5k 1,0k: 10 bits 104 0,5k: 09 bits 051 1,5k: ( ) 1,5K:1, ,5k: 156 1,5k: 0000d até 155d 1,5k: 000h até 5FFh 1,0k: até b FFh 0,5k: até b 1FFh 1,5k: até b 5FFh 1,0k: proibido a partir de b 400h 0,5k: proibido a partir de b 00h 4/0/015 1,5k: proibido a partir de b 600h Observação: 400h + 00h = 600h Múltiplos de k com Nibbles,5k :,5k = k + 0,5k,5k = ,0k: 11 bits 048 0,5k: 09 bits 051,5k: ( ),5k: 560,5k: 0000d até 559d,5k: 000h até 9FFh,0k: até b 7FFh 0,5k: até b 1FFh,5k: até b 9FFh,0k: proibido a partir de b 800h 0,5k: proibido a partir de b 00h,5k: proibido a partir de b A00h 4/0/015 4 Observação: 800h + 00h = A00h

5 5 4/0/015 Múltiplos de k com Nibbles Múltiplos de k com Nibbles,5k :,5k = k + 0,5k,5k = ,0k: 07 0,5k: 051,5k: ( ),5k: 584,5k: 0000d até 58d,5k: 000h até DFFh,0k até b BFFh 0,5k: até b 1FFh,5k: até b DFFh,0k: proibido a partir de b C00h 0,5k: proibido a partir de b 00h,5k: proibido a partir de b E00h 4/0/015 5 Observação: C00h + 00h = E00h 1,5k : 1,5k = 1k + 0,5k 1,5k = ,00k: 10 bits 104 0,5k: 08 bits 056 1,5k: ( ) 1,5k: 180 1,5k: 0000d até 179d 1,5k: 000h até 4FFh 1,00k: até b FFh 0,5k: até b 0FFh 1,5k: até b 4FFh 1,00k: proibido a partir de b 400h 0,5k: proibido a partir de b 100h 1,5k: proibido a partir de b 500h 4/0/015 6 Observação: 400h + 100h = 500h Múltiplos de k com Nibbles Múltiplos de k com Nibbles 0,75k : 0,75k = 0,5k + 0,50k 0,75k = ,5k: 8 bits 0,50k: 9 bits 0,75k: ( ) 0,75k: 768 0,75k: 0000d até 767d 0,75k: 000h até FFh 0,5k: até b 0FFh 0,50k: até b 1FFh 0,75k: até b FFh 0,5k : proibido a partir de b 100h 0,50k : proibido a partir de b 00h 0,75k: proibido a partir de b 00h 4/0/015 7 Observação: 100h + 00h = 00h 1,15k : 1,15k = 1k + 0,15k 1,15k = ,000k: 10 bits 104 0,15k: 07 bits 018 1,15k: ( ) 1,15k: 115 1,15k: 0000d até 1151d 1,15k: 000h até 47Fh 1,000k: até b FFh 0,15k: até b 07Fh 1,15k: até b 47Fh 1,00k: proibido a partir de b 400h 0,15k: proibido a partir de b 080h 1,15k: proibido a partir de b 480h 4/0/015 8 Observação: 400h + 080h = 480h Múltiplos de FF Fh ( Nibbles) quilopalavras Última palavra Início proibido 0,5 0FFh b 100h 0,50 1FFh b 00h 0,75 FFh b 00h 1,00 FFh b 400h 1,5 4FFh b 500h 1,50 5FFh b 600h 175 1,75 6FFh b 700h,00 7FFh b 800h,5 8FFh b 900h,50 9FFh b A00h,75 AFFh b B00h,00 BFFh b C00h,5 CFFh b D00h,50 DFFh b E00h,75 EFFh b F00h 4/0/015 4,00 FFFh b 1000h 9 Múltiplos de FFFh (4 Nibbles) 4k (1 bits) : b 0FFFh 8k (1 bits): (8 bits) ;(1k 10bits);(8k bits +10bits) b 1FFFh 16k (14 bits): (16 4bits) ;(1k 10bits) ; (16k 4bits +10bits) b FFFh k (15 bits): ( 5bits) ;(1k 10bits) ; (k 5bits +10bits) b 7FFFh 64k (16 bits): (64 6bits) ; (1k 10bits) ; (64k 6bits +10bits) b FFFFh 4/0/015 0

6 6 4/0/015 Múltiplos de FF FFh (4 Nibbles) Quilopalavras Última palavra4k (1 bits) Início proibido 4 0FFFh b 1000h 8 1FFFh b 000h 1 FFFh b 000h 16 FFFh b 4000h 0 4FFFh b 5000h 4 5FFFh b 6000h 8 6FFFh b 7000h 7FFFh b 8000h 6 8FFFh b 9000h 40 9FFFh b A000h 44 AFFFh b B000h 48 BFFFh b C000h 5 CFFFh b D000h 56 DFFFh b E000h 60 EFFFh b F000h 4/0/ FFFFh b 10000h Múltiplos de k com 4 Nibbles 5k : 5k = 1k + 4k 1k: 10 bits 104 4k: 1 bits k: ( ) 5k: 510 5k: 0000d até 5119d 5k: 000h até 1FFh 1k: até b 0FFh 4k: até b 0FFFh 5k: até b 1FFh 1k: proibido a partir de b 0400h 4k: proibido a partir de b 1000h 5k: proibido a partir de b 1400h 4/0/015 Observação: 0400h h = 1400h Múltiplos de k com 4 Nibbles 5k: b 1FFh Prim.Proib: b 1400h 5 6k: b 17FFh 7k: b 1BFFh 8k: b 1FFFh 9k: b FFh 4/0/015 Múltiplos de k com 4 Nibbles 17k: b 4FFh k: b 8FFh 50k: b C7FFh 55k: b DBFFh 4/0/015 4 a 64 (4 Nibbles) Múltiplos de k de 1 0: 0k (11 bits): 04k (1 bits): 08k (1 bits): 16k (14 bits): k (15 bits): 64k (16 bits): b 0FFh b 07FFh b 0FFFh b 1FFFh b FFFh b 7FFFh 4/0/ b FFFFh Múltiplos de k de 18 a 104 (5 Nibbles) 18k (17 bits): 56k (18 bits): 51k (19 bits): ) 104k (0 bits): b 1FFFFh b FFFFh b 7FFFFh b FFFFFh 4/0/015 6

7 7 4/0/015 Múltiplos de M de 1 a 16 (6 Nibbles) Múltiplos de M de a 56 (7 e 8 Nibbles) 01M (0 bits): b 0FFFFFh 0M (1 bits): b 1FFFFFh 04M ( bits): ) b FFFFFh 08M ( bits): b 7FFFFFh 16M (4 bits): b FFFFFFh M (5 bits): 64M (6 bits): 18M (7 bits): 56M (8 bits): 51M (9 bits): b 1FFFFFFh b FFFFFFh b 7FFFFFFh b FFFFFFFh b 1FFFFFFFh 4/0/ /0/015 8 Múltiplos de M 1M (0 bits): Primeiro: b b Primeiro: h 0F FF FF h M (1 bits): Primeiro: b b Primeiro: h 1F FF FF h M ( bits): Primeiro: b b Primeiro: h F FF FF h 4M ( bits): Primeiro: b b 4/0/015 Primeiro: h 9 F FF FF h Múltiplos de G 1G (0 bits): Primeiro: b b Primeiro: h F FF FF FF h G (1 bits): Primeiro: b b Primeiro: h 7F FF FF FF h G (1 bits): Primeiro: b b Primeiro: h BF FF FF FF h 4G ( bits): Primeiro: b b 4/0/015 Primeiro: h 40 FF FF FF FF h Múltiplos de T 1T (40 bits): Primeiro: b b Primeiro: h FF FF FF FF FF h T (41 bits): Primeiro: b b Primeiro: h 1 FF FF FF FF FF h 4T (4 bits): Primeiro: b b Primeiro: h FF FF FF FF FF h Tamanho Múltiplos de k Bits de endereço Nibbles de endereço k 10,5 M 0 5 G 0 7,5 T /0/ /0/015 4

8 8 4/0/015 Sugestão de exercícios Você possui um processador com uma determinada capacidade de endereçamento (A). Você possui uma determinada quantidade de memória (B). 1. Determine o primeiro endereço válido.. Determine o último endereço válido.. Determine o primeiro endereço inválido. 4. Determine o último endereço que o processador poderia acessar. 4/0/015 4 Sugestão de exercícios Os valores devem ser fornecidos na forma binária e hexadecimal. Os valores binários devem conter todos os bits do barramento de endereço. Os valores hexadecimais devem conter todos os nibbles do barramento de endereço. Exercício A B 1 8k 5k,5k 8k 5k M 0,75M 4 M 1,5M 5 51M 18M 6 51M 56M 7 16G 6G 8 16G 1G 4/0/ Exercício 1: A=8k, B=,5k Exercício : A=8k, B=5k Primeiro endereço válido: b 0000h b 0DFFh Primeiro endereço inválido: b 0E00h Último endereço do processador: b 1FFFh Primeiro endereço válido: b 0000h b 1FFh Primeiro endereço inválido: b 1400h Último endereço do processador: b 1FFFh 4/0/ /0/ Exercício : A=M, B=0,75M Exercício 4: A=M, B=1,5M Primeiro endereço válido: b h b 0BFFFFh Primeiro endereço inválido: b 0C0000h Último endereço do processador: b 1FFFFFh Primeiro endereço válido: b h b 17FFFFh Primeiro endereço inválido: b h Último endereço do processador: b 1FFFFFh 4/0/ /0/015 48

9 9 4/0/015 Exercício 5: A=51M, B=18M Exercício 6: A=51M, B=56M Primeiro endereço válido: b h b 07FFFFFFh Primeiro endereço inválido: b h Último endereço do processador: b 1FFFFFFFh Primeiro endereço válido: b h b 0FFFFFFFh Primeiro endereço inválido: b h Último endereço do processador: b 1FFFFFFFh 4/0/ /0/ Exercício 7: A=16G, B=6G Exercício 8: A=16G, B=1G Primeiro endereço válido: b h b 17FFFFFFFh Primeiro endereço inválido: b h Último endereço do processador: b FFFFFFFFh Primeiro endereço válido: b h b FFFFFFFFh Primeiro endereço inválido: b h Último endereço do processador: b FFFFFFFFh 4/0/ /0/015 5 Primeiro endereço válido Último endereço que o proc. poderia acessar Exercício A Bits/Nib. Primeiro 1 8k 10+= b 8k h M 0+1= b 4 M h 5 51M 0+9= b 6 51M h 7 16G 0+4= b 8 16G h Exercício A Bits/Nib. Primeiro 1 8k 10+= b 8k 4 1FFFh M 0+1= b 4 M 6 1FFFFFh 5 51M 0+9= b 6 51M 8 1FFFFFFFh 7 16G 0+4= b 8 16G 9 FFFFFFFFh 4/0/ /0/015 54

10 10 4/0/015 Primeiro endereço proibido, somente bits usados Primeiro endereço proibido, somente bits usados Exerc. Memória Binário 1,5k 7 0,5k b 5k 5 1k b 0,75M 0,5M b 4 1,5M 0,5M b 5 18M 1 18M b 6 56M 1 56M b 7 6G G b 8 1G 4G b Exercício Memória Hexa. 1,5k E00h 5k 1400h 0,75M C0000h 4 1,5M h 5 18M h 6 56M h 7 6G h 8 1G h 4/0/ /0/ Exerc. 1 Primeiro endereço proibido, parcelas pot. B,5K= k+1k+0,5k 5K = 4k+1k 048d b 104d b 051d b 4096d b 104d b 0,75M = b 0,5M + 0,5M b 4 1,5M = 1M b 1M + 0,5M 0,5M b 5 18M b 6 56M b 7 6G = 4G + G 4G b G b 1G = 8G b 8 4/0/015 8G + 4G 4G b 57 Prim. end. proib., todos bits do barr. de endereço Exercício Binário Hexa b 0E00h b 1400h b 0C0000h b h b h b h b h b h 4/0/ Último endereço válido Exercício Binário Hexa b 0DFFh b 1FFh b 0BFFFFh b 17FFFFh b 07FFFFFFh b 0FFFFFFFh b 17FFFFFFFh b FFFFFFFFh 4/0/ /0/015 60

11 11 4/0/015 Exemplo 1 Exemplo 1 Microprocessador com capacidade de endereçamento de 16M. DRAM instalada de 6MB. DRAM6M(bits): Primeiro endereço usado: b Último endereço usado: b b Último endereço proibido: b Primeiro endereço usado: h Último endereço usado: 5FFFFFh h Último endereço proibido: 7FFFFFh 4/0/ /0/015 6 Exemplo 1 P 16M (4 bits): Primeiro endereço usado: b Último endereço usado: b b Último endereço proibido: b Primeiro endereço usado: h Último endereço usado: 5FFFFFh h Último endereço proibido: FFFFFFh 4/0/015 6 Exemplo Microprocessador com capacidade de endereçamento de 18k. Primeiramente, é instalada uma memória SRAM de 1k reais. Depois, é instalada uma EEPROM de k reais. Em seguida, é instalada uma DRAM de 64k reais. No final, é colocada uma memória FLASH de 16k comerciais. O microprocessador faz um endereçamento inteligente, de modo que não há espaços de endereço proibido entre as memórias. Qual o limite superior de endereçamento do microprocessador? Quais os limites superior e inferior de endereço para cada memória? Qual a faixa proibida? 4/0/ Exemplo Exemplo Limite superior do microprocessador: 1k: 10 bits 18: 7 bits 18k: 17 bits b 1FFFFh 4/0/ SRAM 1k: Primeiro: d b 00000h 0187d b 0FFFh EEPROM k: k + 1k = 44k = Primeiro: 0188d b 0000h d b 0AFFFh DRAM 64k: 64k + 44k = 108k = Primeiro: d b 0B000h d b 1AFFFh 4/0/015 66

12 1 4/0/015 Exemplo Exemplo Esquemático simplificado FLASH 16k: Tamanho real: = palavras Último endereço na FLASH: 15999d b E7Fh Primeiro: 11059d b 1B000h 16591d b 1EE7Fh Faixa proibida: Primeiro: 1659d b 1EE80h 11071d b 1FFFFh P A0 A16 Decodifica dor A(1)0 A(1)1 A()0 A()14 A()0 A()15 SRAM EEPROM DRAM 1k k 64k 4/0/ A(4)0 FLASH A(4)1 4/0/ k Exemplo Microprocessador com 15 bits de endereço. SRAM: 4k. EEPROM:,5k. DRAM : 8k. FLASH: k comerciais. Quais os limites de endereçamento para cada memória? Quais os endereços proibidos? A14 A1 Dispositivo 0 0 SRAM 0 1 EEPROM 1 0 DRAM 4/0/ FLASH 69 Exemplo Endereços do ponto de vista das memórias SRAM 4k: Primeiro: b 000h b FFFh EEPROM,5k: Primeiro: b 000h b DFFh DRAM 8k: Primeiro: b 0000h b 1FFFh FLASH k: Tamanho real: 1000 = 000 palavras Primeiro: b 000h b 7CFh 4/0/ Exemplo Endereços do ponto de vista do microprocessador SRAM 4k: Primeiro: b 0000h b 0FFFh EEPROM,5k: Primeiro: b 000h b DFFh DRAM 8k: Primeiro: b 4000h b 5FFFh FLASH k: Tamanho real: 1000 = 000 palavras Primeiro: b 6000h b 67CFh 4/0/ P A1 A14 DEC -4 A0 A1 Exemplo Esquemático A0 A11 CS1 A0 A11 CS A0 A1 CS A0 A10 CS4 SRAM EEPROM DRAM FLASH 4/0/ k,5k 8k k

13 1 4/0/015 Exemplo Endereços proibidos para o microprocessador SRAM 4k: Primeiro: b 1000h b 1FFFh EEPROM,5k: Primeiro: b E00h b FFFh DRAM 8k: Não há endereços proibidos FLASH k: Tamanho real: 1000 = 000 palavras Primeiro: b 67D0h b 7FFFh 4/0/015 7 Exemplo 4 Controlador de vídeo QVGA. Resolução: 0 x 40 (4:) X: b 1Fh 9 bits Y: b EFh 8 bits 17 bits de endereçamento. X: b 140h Y: b F0h X: X8 AND (X7 OR X6) Y: Y7 AND Y6 AND Y5 AND Y4 4/0/ Exemplo 5 Controlador de vídeo VGA. Resolução: 640 x 480 (4:) X: b 7Fh 10 bits Y: b 1DFh 9 bits 19 bits de endereçamento. X: b 80h Y: b 1E0h X: X9 AND (X8 OR X7) Y: Y8 AND Y7 AND Y6 AND Y5 4/0/ Exemplo 6 Controlador de vídeo SVGA. Resolução: 800 x 600 (4:) X: b 1Fh 10 bits Y: b 57h 10 bits 0 bits de endereçamento. X: b 0h Y: b 58h X: X9 AND X8 AND (X7 OR X6 OR X5) 4/0/ Exemplo 7 Controlador de vídeo XGA. Resolução: 104 x 768 (4:) X: b FFh 10 bits Y: b FFh 10 bits 0 bits de endereçamento. X: Não existe Y: b 00h X: Não existe Y: Y9 AND (Y8 OR Y7) 4/0/ Exemplo 8 Controlador de vídeo XGA+. Resolução: 115 x 868 (4:) X: b 47Fh 11 bits Y: b 6h 10 bits 1 bits de endereçamento. X: b 480h Y: b 64h X: X10 AND (X9 OR X8 OR X7) 4/0/015 78

14 14 4/0/015 Exemplo 9 Controlador de vídeo SXGA. Resolução: 180 x 960 (4:) X: b 4FFh 11 bits Y: b BFh 10 bits 1 bits de endereçamento. X: b 500h Y: b C0h X: X10 AND (X9 OR X8) Y: Y9 AND Y8 AND Y7 AND Y7 4/0/ Exemplo 10 Controlador de vídeo SXGA+. Resolução: 1400 x 1050 (4:) X: b 577h 11 bits Y: b 419h 11 bits bits de endereçamento. X: b 578h Y: b 41Ah 4/0/ Exemplo 11 Controlador de vídeo UXGA. Resolução: 1600 x 100 (4:) X: b 6Fh 11 bits Y: b 4AFh 11 bits bits de endereçamento. X: b 640h Y: b 4B0Fh X: X10 AND X9 AND (X8 OR X7 OR X6) 4/0/ Exemplo 1 Controlador de vídeo HD. Resolução: 166 x 768 (16:9) X: b 555h 11 bits Y: b FFh 10 bits 1 bits de endereçamento. X: b 556h Y: b 00h Y: X9 AND X8 4/0/015 8 Exemplo 1 Controlador de vídeo HD+. Resolução: 1600 x 900 (16:9) X: b 6Fh 11 bits Y: b 8h 10 bits 1 bits de endereçamento. X: b 640h Y: b 84h X: X10 AND X9 AND (X8 OR X7 OR X6) 4/0/015 8 Y: Y9 AND Y8 AND Y7 AND(Y6 OR Y5 OR Y4 OR Y) Exemplo 14 Controlador de vídeo FHD. Resolução: 190 x 1080 (16:9) X: b 77Fh 11 bits Y: b 47h 11 bits bits de endereçamento. X: b 780h Y: b 48h X: X10 AND X9 AND X8 AND X7 4/0/015 84

15 15 4/0/015 Exemplo 15 Controlador de vídeo HD. Uma única variável de endereço. Resolução: 166 x 768 (16:9) Exemplo 16 Controlador de vídeo FHD. Uma única variável de endereço. Resolução: 190 x 1080 (16:9) 166 x 768 = x 1080 = b 1001FFh 1 bits b 1FAFFh 1 bits b 10000h 1 bits b 1FA400h 1 bits 4/0/ /0/ Exemplo 17 Teclado musical. 5 oitavas, 61 teclas. Uma única variável de endereço b Ch 6 bits b Dh 6 bits Exemplo 18 Teclado musical. 5 oitavas, 61 teclas. O:Oitava(0a5) N: Nota (0 a 11) Oitava 5 aceita, apenas, nota 0. O: 101b 5h bits O: 110b 6h N (O<5): 1011b Bh 4 bits N (O<5): 1100b Ch N (O=5): Não tem N (O=5): Não tem 7 bits de endereçamento 4/0/ /0/ Exemplo 18 Exemplo 19 Parte 1: Notas de 1 a 15 das oitavas 0 a 4 N: 1100b O: 101b N: N AND N O: O AND (O1 OR O0) Parte : Notas de 1 a 15 da oitava 5: Não tem endereçamento para as notas. O: 110b O: O AND O1 AND /O0 CD-DA. 80 minutos. Estéreo. Taxa de amostragem: 44,1 khz. Resolução ou quantização: 16 bits PCM. Sem correção de erro. Desprezar bits de controle. Determinar o tamanho do disco. Determinar o último endereço válido (byte). 4/0/ /0/015 90

16 16 4/0/015 Exemplo 19 Exemplo 0 16 / 8 = bytes/amostra x = bytes/segundo / 104 = 86,1 kbytes/segundo 86,1 x 60 = 5167,97 kbytes/minuto 5167,97 / 104 = 5,05 Mbytes/minuto 5,05 x 80 = 40,75 Mbytes 40,75 x = 19BFFFFh Último endereço Vídeo. Formato: FHD. 0 FPS. Color depth: 4 BPP Sem compactação. Sem áudio. Sem bits de controle. Duração: 1 minuto. Determine o tamanho do arquivo. Determine o último endereço de um byte no arquivo. 4/0/ /0/015 9 Exemplo = pixels = bits/frame = bits/seg = bits / 8 = bytes / 104 = kbytes / 104 =10.678,7 Mbytes ,7 / 104 =10,48 Gbytes =9B6B5FFFh último Exemplo 1 Controlador digital para sintonizador FM. Frequência mínima: 87,1 MHz Frequência máxima: 107,9 MHz Resolução: 0, MHz 107,9 87,1 = 0,8 faixa permitida 0,8 10 = 08 valores 08 / = 104 apenas valores ímpares = 105 estações b 68h 7 bits 4/0/ b 69h 7 bits 4/0/015 94

- SISTEMAS DIGITAIS II

- SISTEMAS DIGITAIS II FEI NE7720-2.a PROVA - SISTEMAS DIGITAIS II 04/06/2006 Turma A Duração 80min Prova sem consulta - Permitido o uso de calculadora Interpretação faz parte da prova. Nome...Nota... N.o N.o Sequencial 1.a

Leia mais

Repescagem - 2.º Teste de Introdução à Arquitetura de Computadores 1.º Semestre 2014/2015 Duração: 60 minutos 16 janeiro 2015

Repescagem - 2.º Teste de Introdução à Arquitetura de Computadores 1.º Semestre 2014/2015 Duração: 60 minutos 16 janeiro 2015 Repescagem - 2.º Teste de Introdução à Arquitetura de Computadores IST LEIC-T.º Semestre 204/205 Duração: 60 minutos 6 janeiro 205 NOME NÚMERO. (2,5+,5 valores) Considere o seguinte programa. Periferico

Leia mais

Lógica de Seleção e Mapeamento de Memória

Lógica de Seleção e Mapeamento de Memória Departamento de Engenharia Elétrica - EESC-USP SEL-45 Introdução à Organização de Computadores Lógica de Seleção e Mapeamento de Memória Aula 6 Prof. Dr. Marcelo Andrade da Costa Vieira LÓGICA DE SELEÇÃO

Leia mais

Endereçamento de Memórias e Lógica de Seleção

Endereçamento de Memórias e Lógica de Seleção Capítulo 6 Endereçamento de Memórias e Lógica de Seleção 6.1 Introdução... 85 6.2 LÓGICA DE SELEÇÃO... 85 6.2.1 Decodificação não absoluta... 85 6.2.2 Decodificação absoluta:... 86 6.3 Exemplos de Circuitos

Leia mais

CAPÍTULO VI DECODIFICAÇÃO DE I/O E MEMÓRIA

CAPÍTULO VI DECODIFICAÇÃO DE I/O E MEMÓRIA Decodificação de I/O e Memória Cap.6: /0 CAPÍTULO VI DECODIFICAÇÃO DE I/O E MEMÓRIA afirmava-se que memória era todo dispositivo acessado através dos sinais *(S)MEMR ou *(S)MEMW e que I/O era todo dispositivo

Leia mais

No. de bits. O primeiro IBM PC foi construído com o 8088 (versão de 8 bits do 8086).

No. de bits. O primeiro IBM PC foi construído com o 8088 (versão de 8 bits do 8086). Cap2.1 2. Arquitetura do microprocessador 8086 2.1 A família Intel iapx86 (ou 80X86) Processador Co-proc. Ano de introdução No. de bits No. de transistores Velocidade (MHz) 4004-1971 4 2.205-8008 - 1972

Leia mais

CAPÍTULO VI DECODIFICAÇÃO DE I/O E MEMÓRIA

CAPÍTULO VI DECODIFICAÇÃO DE I/O E MEMÓRIA Decodificação de I/O e Memória Cap.6: /0 CAPÍTULO VI DECODIFICAÇÃO DE I/O E MEMÓRIA afirmava-se que memória era todo dispositivo acessado através dos sinais *(S)MEMR ou *(S)MEMW e que I/O era todo dispositivo

Leia mais

Microprocessadores. Organização de Memória

Microprocessadores. Organização de Memória Microprocessadores Organização de Memória Prof. Clayrton Henrique rev. 01 fev. 2016 Roteiro Introdução; RAM Interna; Parte de Dados; Parte de SFR; Registradores; Assembly; Referências... 2 Introdução RAM

Leia mais

Prof. Adilson Gonzaga

Prof. Adilson Gonzaga Exemplo de Projeto com Microcontrolador MCS-51 Prof. Adilson Gonzaga Definições Iniciais: Microcontrolador Tamanho da Memória de Programa Interna define o tamanho da Memória de Programa Externa a ser utilizada.

Leia mais

Universidade de São Paulo

Universidade de São Paulo Universidade de São Paulo Organização de Computadoresres Dr. Jorge Luiz e Silva Cap 3 Estrutura da Unidade de Processamento 8086/8088 14 Registradores.PC Contador de programa.sp Ponteiro de Pilha.SP Índice

Leia mais

2.º Teste de Introdução à Arquitetura de Computadores IST LEIC-Taguspark 1.º Semestre 2014/2015 Duração: 60 minutos 16 dezembro 2014

2.º Teste de Introdução à Arquitetura de Computadores IST LEIC-Taguspark 1.º Semestre 2014/2015 Duração: 60 minutos 16 dezembro 2014 2.º Teste de Introdução à Arquitetura de Computadores IST LEIC-Taguspark 1.º Semestre 2014/2015 Duração: 60 minutos 16 dezembro 2014 NOME NÚMERO 1. (1,5+1,5 + 1 valores) Considere o seguinte programa,

Leia mais

Sistemas de Memória I

Sistemas de Memória I Sistemas de Memória I José Costa Introdução à Arquitetura de Computadores Departamento de Engenharia Informática (DEI) Instituto Superior Técnico 2013-11-22 José Costa (DEI/IST) Sistemas de Memória I 1

Leia mais

Introdução à Arquitetura de Computadores

Introdução à Arquitetura de Computadores Introdução à Arquitetura de Computadores 2014/2015 1º Semestre 2º Teste 28 de Janeiro de 2015 Duração: 1h30 - O teste é sem consulta, apenas tem disponível o anexo que lhe deverá ter sido entregue com

Leia mais

ORGANIZAÇÃO DE MEMÓRIA NO 8051: Microcontroladores - Prof: Demantova 1

ORGANIZAÇÃO DE MEMÓRIA NO 8051: Microcontroladores - Prof: Demantova 1 ORGANIZAÇÃO DE MEMÓRIA NO 8051: 1 8. ORGANIZAÇÃO DE MEMÓRIA NO 8051: 00H 0000H BANCOS DE REGISTROS 00H 7FH 80H RAM INTERNA REGISTROS ESPECIAIS REGISTROS ENDEREÇÁVEIS POR BIT RAM DE USO GERAL 1FH 20H 2FH

Leia mais

Repescagem - 2.º Teste de Introdução à Arquitetura de Computadores 1.º Semestre 2014/2015 Duração: 60 minutos 16 janeiro 2015

Repescagem - 2.º Teste de Introdução à Arquitetura de Computadores 1.º Semestre 2014/2015 Duração: 60 minutos 16 janeiro 2015 Repescagem - 2.º Teste de Introdução à Arquitetura de Computadores IST LEIC-T 1.º Semestre 2014/2015 Duração: 60 minutos 16 janeiro 2015 NOME NÚMERO 1. (2,5+1,5 valores) Considere o seguinte programa.

Leia mais

SEL-433 Aplicação de Microprocessadores I. Prof: Adilson Gonzaga

SEL-433 Aplicação de Microprocessadores I. Prof: Adilson Gonzaga SEL-433 Aplicação de Microprocessadores I Prof: Adilson Gonzaga HISTÓRICO Microprocessador Circuito integrado ( chip ) capaz de executar instruções. 1971 Intel Corporation lançou no mercado o microprocessador

Leia mais

MICROPROCESSADORES E MICROCONTROLADORES PROVA 2 Resposta Esperada

MICROPROCESSADORES E MICROCONTROLADORES PROVA 2 Resposta Esperada MICROPROCESSADORES E MICROCONTROLADORES PROVA 2 Aluno: Matrícula: 1. Na figura a seguir 8 Leds são conectados à porta P1 e 8 à porta P2. Valor: 2,5 Faça um programa em assembly do 8051 em que as interrupções

Leia mais

Microprocessadores e Microcontroladores

Microprocessadores e Microcontroladores Microprocessadores e Microcontroladores Parte 3 Microcontrolador 8051 Expansão da Capacidade de Memória e Mapeamento de Memória José Wilson Lima Nerys Página: www.emc.ufg/~jwilson Emails: jwlnerys@gmail.com

Leia mais

Arquitectura de Computadores

Arquitectura de Computadores Arquitectura de Computadores Sistema de Entradas e Saídas (14.1 e 14.2) José onteiro Licenciatura em Engenharia Informática e de Computadores Departamento de Engenharia Informática (DEI) Instituto Superior

Leia mais

Memória. Função: armazenamento de dados e instruções h FFFF FFFE h FFFF FFFF h byte.

Memória. Função: armazenamento de dados e instruções h FFFF FFFE h FFFF FFFF h byte. Memória Função: armazenamento de dados e instruções Estrutura Lógica: Endereço Conteúdo 0000 0000 h 1010 0010 0256 0A20 h 1101 1100 0D63 52E2 h 0011 1111 0D63 52E3 h 0110 1001 FFFF FFFE h 0111 0101 FFFF

Leia mais

Apêndice A Placa Experimental do 8051

Apêndice A Placa Experimental do 8051 Apêndice A Placa Experimental do 8051 L.M.S. e P.S.C. / 2001 (revisão) E.T.M./2005 (revisão) Para viabilizar uma rápida familiarização e uso do 8051, foi desenvolvida no PCS/EPUSP, uma Placa Experimental,

Leia mais

Lista de Exercícios 2 Prof. Daniel Caetano Solução

Lista de Exercícios 2 Prof. Daniel Caetano Solução Unidade 4 Lista de Exercícios 2 Prof. Daniel Caetano Solução 4.1) Converta os seguintes números decimais para hexadecimal: 145, 226, 1043, 3456 91h, E2h, 413h, D80h 4.2) Sem converter as bases, faça as

Leia mais

CAPÍTULO II FAMÍLIA MCS-51

CAPÍTULO II FAMÍLIA MCS-51 CAPÍTULO II 2.1. INTRODUÇÃO Este curso abordará somente a família MCS-51. Ela não é tão antiga e limitada como a MCS-48 nem tão cara como a MCS-96. Por isso mesmo é atualmente a família de controladores

Leia mais

Sistemas de Memória II

Sistemas de Memória II Sistemas de Memória II José Costa Introdução à Arquitetura de Computadores Departamento de Engenharia Informática (DEI) Instituto Superior Técnico 2014-11-21 José Costa (DEI/IST) Sistemas de Memória II

Leia mais

Sistemas Digitais (SD) Memórias

Sistemas Digitais (SD) Memórias Sistemas Digitais (SD) Memórias Aula Anterior Na aula anterior: Exemplo (Moore) Projecto de circuitos sequenciais baseados em contadores 2 Planeamento SEMANA TEÓRICA 1 TEÓRICA 2 PROBLEMAS/LABORATÓRIO 15/Fev

Leia mais

CAPÍTULO XI TEMPORIZAÇÃO DO SISTEMA

CAPÍTULO XI TEMPORIZAÇÃO DO SISTEMA Temporização do Sistema Cap.11: 1/9 CAPÍTULO XI TEMPORIZAÇÃO DO SISTEMA base de tempo independente do relógio do processador circuito 8253 / 8254 compatível 3 canais temporizadores canal 0 "tique do temporizador"

Leia mais

MICROCONTROLADOR 8051

MICROCONTROLADOR 8051 MICROCONTROLADOR 8051 Notas de Aula (v.2014) Prof. André R. Hirakawa Prof. Paulo S. Cugnasca Prof. Carlos E. Cugnasca ARQUITETURA 8051 APLICAÇÕES MAIS FREQUENTES SISTEMAS COMPACTOS: MEMÓRIAS ROM / RAM

Leia mais

MICROPROCESSADORES E MICROCONTROLADORES. PROVA 1 - Solução da Versão 1

MICROPROCESSADORES E MICROCONTROLADORES. PROVA 1 - Solução da Versão 1 MICROPROCESSDORES E MICROCONTROLDORES PROV 1 - Solução da Versão 1 (o final são apresentadas as soluções da questão 4 das versões 2 e 3) 1. Na comparação entre as arquiteturas CISC e RISC, faça comentários

Leia mais

EXERCÍCIOS RESOLVIDOS

EXERCÍCIOS RESOLVIDOS EXERCÍCIOS RESOLVIDOS Modos de endereçamento direto ; inclui no programa assembly o arquivo (REG51.inc) ORG 0000H ; o programa inicia na linha 0000H da EPROM MOV A,#01010101B ; carrego no ACC por binário

Leia mais

MICROPROCESSADORES E MICROCONTROLADORES PROVA 1

MICROPROCESSADORES E MICROCONTROLADORES PROVA 1 MICROPROCESSADORES E MICROCONTROLADORES PROVA 1 1. A expressão a seguir pode ser usada para avaliar o desempenho de um microprocessador. Comente cada um dos termos dessa expressão. Valor: 2,5 Tempo de

Leia mais

SISTEMAS DIGITAIS (SD)

SISTEMAS DIGITAIS (SD) SISTEMAS DIGITAIS (SD) MEEC Acetatos das Aulas Teóricas Versão 3.0 - Português Aula N o 21: Título: Sumário: Memórias Circuitos e tecnologias de memória (RAM estática e dinâmica, ROM); Planos de memória;

Leia mais

MICROPROCESSADORES E MICROCONTROLADORES Parte 3 Microcontrolador 8051

MICROPROCESSADORES E MICROCONTROLADORES Parte 3 Microcontrolador 8051 MICROPROCESSADORES E MICROCONTROLADORES Parte 3 Microcontrolador 8051 José Wilson Lima Nerys Página: www.emc.ufg/~jwilson Emails: jwlnerys@gmail.com e jose_wilson_nerys@ufg.br 1 Prof. José Wilson Lima

Leia mais

Periféricos e Interfaces Ano lectivo 2003/2004 Docente: Ana Paula Costa. Aula Teórica 5

Periféricos e Interfaces Ano lectivo 2003/2004 Docente: Ana Paula Costa. Aula Teórica 5 Sumário: A memória principal e a cache. Portos de entrada/saída. Interrupções. Aula Teórica 5 Leitura Recomendada: Capítulos 6, 7 e 15 - Hans-Peter Messmer, The Indispensable PC Hardware Book, Addison-Wesley.

Leia mais

Prof. Leonardo Augusto Casillo

Prof. Leonardo Augusto Casillo UNIVERSIDADE FEDERAL RURAL DO SEMI-ÁRIDO CURSO: CIÊNCIA DA COMPUTAÇÃO Aula 1 Conceitos necessários Prof. Leonardo Augusto Casillo Sistema de numeração: conjunto de regras que nos permite escrever e ler

Leia mais

Existem três formas básicas de efectuar operações de entrada/saída:

Existem três formas básicas de efectuar operações de entrada/saída: Unidades de I/O Interface Entrada/Saída Existem três formas básicas de efectuar operações de entrada/saída entrada/saída isoladaas instruções IN e OUT transferem dados entre o registo AX ou a memória e

Leia mais

Decodificadores e Registradores

Decodificadores e Registradores epartamento de Engenharia Elétrica e de Computação - EESC-USP SEL-415 Introdução à Organização dos Computadores ecodificadores e Registradores Aula 3 Prof. r. Marcelo Andrade da Costa Vieira Profa. Luiza

Leia mais

Introdução à Arquitetura de Computadores

Introdução à Arquitetura de Computadores Introdução à Arquitetura de Computadores 2013/2014 1º Semestre 2º Teste 17 de Janeiro de 2014 Duração: 1h30 - O teste é sem consulta, apenas tem disponível o anexo que lhe deverá ter sido entregue com

Leia mais

Real Time Clock MC146818A,DS12C887

Real Time Clock MC146818A,DS12C887 Real Time Clock MC146818A,DS12C887 Walter Fetter Lages w.fetter@ieee.org Universidade Federal do Rio Grande do Sul Escola de Engenharia Departamento de Engenharia Elétrica Microprocessadores II Copyright

Leia mais

Arquitectura de Computadores

Arquitectura de Computadores Arquitectura de Computadores Ano Lectivo de 2008/2009 2 o Semestre 1 o Teste 20 de Abril de 2009 Duração: 1h30+0h30 - O teste é sem consulta, apenas tem disponível o anexo que lhe deverá ter sido entregue

Leia mais

http://www.ic.uff.br/~debora/fac! 1 Capítulo 4 Livro do Mário Monteiro Introdução Hierarquia de memória Memória Principal Organização Operações de leitura e escrita Capacidade 2 Componente de um sistema

Leia mais

Tópicos da aula. Histórico e Evolução dos Computadores. Noções Básicas de Arquitetura de Computadores

Tópicos da aula. Histórico e Evolução dos Computadores. Noções Básicas de Arquitetura de Computadores Tópicos da aula Introdução Histórico e Evolução dos Computadores Noções Básicas de Arquitetura de Computadores um computador digital Objetivos da aula Identificar os componentes mais comuns de um computador

Leia mais

1.3. CONCEITOS BÁSICOS DE INFORMÁTICA

1.3. CONCEITOS BÁSICOS DE INFORMÁTICA 1.3. CONCEITOS BÁSICOS DE INFORMÁTICA Informática pode ser considerada como significando informação automática, ou seja, a utilização de métodos e técnicas no tratamento automático da informação. Para

Leia mais

Memória Principal. Tiago Alves de Oliveira

Memória Principal. Tiago Alves de Oliveira Memória Principal Tiago Alves de Oliveira tiago@div.cefetmg.br Memória Principal Capítulo 4 Livro do Mário Monteiro Introdução Hierarquia de memória Memória Principal Organização Operações de leitura e

Leia mais

ORGANIZAÇÃO DE COMPUTADORES CAPÍTULO4: MEMÓRIAPRINCIPAL

ORGANIZAÇÃO DE COMPUTADORES CAPÍTULO4: MEMÓRIAPRINCIPAL ORGANIZAÇÃO DE COMPUTADORES CAPÍTULO4: MEMÓRIAPRINCIPAL MEMÓRIA Componente de um sistema de computação cuja função é armazenar informações que são manipuladas pelo sistema para que possam ser recuperadas

Leia mais

SISTEMAS DIGITAIS MEEC de Janeiro de 2016, 11:30

SISTEMAS DIGITAIS MEEC de Janeiro de 2016, 11:30 SISTEMS DIGITIS 5-6 8 de Janeiro de 6, : EXME ntes de iniciar a prova, tenha em atenção o seguinte: i. prova contempla perguntas, distribuídas por páginas, e tem a duração de hm. ii. prova é sem consulta.

Leia mais

Microcontrolador 8051

Microcontrolador 8051 Microcontrolador 8051 Inicialmente fabricado pela INTEL, atualmente fabricado por várias empresas; Possui uma grande variedade de dispositivos, com diversas características, porém compatíveis em software;

Leia mais

MICROPROCESSADORES E MICROCONTROLADORES PROVA 2 - Uma Solução Possível

MICROPROCESSADORES E MICROCONTROLADORES PROVA 2 - Uma Solução Possível Parte 3 Parte 1 Parte 2 Goiânia, 5 de junho de 2014. MICROPROCESSADORES E MICROCONTROLADORES PROVA 2 - Uma Solução Possível 1. Suponha um sistema com um conjunto de 8 LEDs conectados à porta P1 e duas

Leia mais

Arquitetura do Disciplina de Microcontroladores. Prof. Ronnier Prof. Rubão

Arquitetura do Disciplina de Microcontroladores. Prof. Ronnier Prof. Rubão Arquitetura do 8051 Disciplina de Microcontroladores Prof. Ronnier Prof. Rubão Objetivo fim Entender as noções básicas de microprocessadores, microcontroladores e sistemas embarcados Estudar a arquitetura

Leia mais

O microcontrolador Quatro partes importantes

O microcontrolador Quatro partes importantes SEL-433 APLICAÇÕES DE MICROPROCESSADORES I A escolha do microprocessador mais adequado depende basicamente da aplicação, e deve se levar em conta os seguintes critérios: Técnicos: Velocidade, capacidade

Leia mais

Arquitetura de Computadores. Revisão Volnys Bernal. Agenda. Revisão: Arquitetura de Computadores. Sobre esta apresentação

Arquitetura de Computadores. Revisão Volnys Bernal. Agenda. Revisão: Arquitetura de Computadores. Sobre esta apresentação 1998-2010 - Volnys Bernal 1 1998-2010 - Volnys Bernal 2 Agenda Revisão: Volnys Borges Bernal volnys@lsi.usp.br http://www.lsi.usp.br/~volnys Arquitetura Geral Espaço de Endereçamento Processador e s Laboratório

Leia mais

Organização Funcional

Organização Funcional Organização Funcional Modelo de Arquitectura de Von Neuman 26 Organização Funcional Modelo de Arquitectura de Von Neuman CPU Unidade Central de processamento (central process unit) Onde tudo se passa ;

Leia mais

Microprocessadores TIMER/COUNTER I

Microprocessadores TIMER/COUNTER I Microprocessadores TIMER/COUNTER I Prof. Clayrton Henrique rev. 01 mar. 2016 Roteiro Introdução; Características; Modos de Operação; Modo 0 Modo 1 Modo 2 Modo 3 Exemplos; Referências... 2 Introdução Apresentação

Leia mais

FUNDAMENTOS DE ARQUITETURAS DE COMPUTADORES MEMÓRIA PRINCIPAL CAPÍTULO 4. Cristina Boeres

FUNDAMENTOS DE ARQUITETURAS DE COMPUTADORES MEMÓRIA PRINCIPAL CAPÍTULO 4. Cristina Boeres FUNDAMENTOS DE ARQUITETURAS DE COMPUTADORES MEMÓRIA PRINCIPAL CAPÍTULO 4 Cristina Boeres Memória! É um dos componentes de um sistema de computação! Sua função é armazenar informações que são ou serão manipuladas

Leia mais

EL68E Sistemas Embarcados Prof. Douglas RENAUX

EL68E Sistemas Embarcados Prof. Douglas RENAUX EL68E Sistemas Embarcados Prof. Douglas RENAUX Memórias Tecnologias de Memórias Voláteis x Não-Voláteis Estáticas x Dinâmicas Tipos: ROM PROM EPROM Flash SRAM SDRAM DDR Conceitos Organização externa x

Leia mais

Informática Aplicada. Introdução

Informática Aplicada. Introdução Informática Aplicada Introdução Breve histórico da computação moderna Principais eventos 1000ac - Ábaco 1614 - Logaritmos (John Napier) 1623 - Sistema Binário (Francis Bacon) 1642 - Máquina de Turing 1946

Leia mais

Exercícios resolvidos (aula de 4 de Maio) Resolução:

Exercícios resolvidos (aula de 4 de Maio) Resolução: Exercícios resolvidos (aula de 4 de Maio) 1. Um microprocessador gera endereços de memória de 14 bits. Desenhe um mapa de memória dos seus endereços de memória fronteira especificados em hexadecimal. Uma

Leia mais

Sistemas de Memória III

Sistemas de Memória III Sistemas de Memória III José Costa Introdução à Arquitetura de Computadores Departamento de Engenharia Informática (DEI) Instituto Superior Técnico 2013-11-29 José Costa (DEI/IST) Sistemas de Memória III

Leia mais

ü Capítulo 4 Livro do Mário Monteiro ü Introdução ü Hierarquia de memória ü Memória Principal ü Memória principal ü Memória cache

ü Capítulo 4 Livro do Mário Monteiro ü Introdução ü Hierarquia de memória ü Memória Principal ü Memória principal ü Memória cache Departamento de Ciência da Computação - UFF Principal Profa. Débora Christina Muchaluat Saade debora@midiacom.uff.br Principal ü Capítulo 4 Livro do Mário Monteiro ü Introdução ü Hierarquia de memória

Leia mais

ção de Computadores I

ção de Computadores I Universidade Federal de Pelotas Instituto de Física e Matemática Departamento de Informática Bacharelado em Ciência da Computação Arquitetura e Organizaçã ção de Computadores I Aula 2 1. Projeto da Arquitetura

Leia mais

Elementos Físicos do SC e a Classificação de Arquiteturas

Elementos Físicos do SC e a Classificação de Arquiteturas Elementos Físicos do SC e a Classificação de Arquiteturas IFBA Instituto Federal de Educ. Ciencia e Tec Bahia Curso de Analise e Desenvolvimento de Sistemas Arquitetura de Computadores 9 e 10/40 Prof.

Leia mais

Organização de Memórias

Organização de Memórias Intel 8051 O Intel 8051 é um microcontrolador de 8 bits que pertence a família MCS-51 da Intel e foi lançado em 1977. É tido como o microcontrolador mais popular do mundo, pois é muito versátil e possui

Leia mais

EEL Microprocessadores

EEL Microprocessadores EEL7030 - Microprocessadores 8086 Primeiro (1980) da família do Pentium (80x86). Componente com arquitetura similar (8088) utilizado no primeiro IBM PC. Cada descendente executa código dos antepassados

Leia mais

Conjunto de Instruções e Modelos de Arquiteturas

Conjunto de Instruções e Modelos de Arquiteturas Departamento de Engenharia Elétrica e de Computação EESC-USP SEL-0415 Introdução à Organização de Computadores Conjunto de Instruções e Modelos de Arquiteturas Aula 7 Prof. Marcelo Andrade da Costa Vieira

Leia mais

Arquitetura de Computadores Conceitos Fundamentais. Graduação em Engenharia Elétrica - UFPR Prof. Carlos Marcelo Pedroso 2016

Arquitetura de Computadores Conceitos Fundamentais. Graduação em Engenharia Elétrica - UFPR Prof. Carlos Marcelo Pedroso 2016 Arquitetura de Computadores Conceitos Fundamentais Graduação em Engenharia Elétrica - UFPR Prof. Carlos Marcelo Pedroso 2016 Um Computador Muito Simples CPU UC ULA A B PC IR FLAGS SP CS DS SS... 0A 09

Leia mais

Solução Lista de Exercícios Processadores

Solução Lista de Exercícios Processadores Solução Lista de Exercícios Processadores Questão 1 A ULA é o dispositivo da CPU que executa operações tais como : Adição Subtração Multiplicação Divisão Incremento Decremento Operação lógica AND Operação

Leia mais

Notas de Aula Prof. André R. Hirakawa Prof. Paulo S. Cugnasca Prof. Carlos E. Cugnasca

Notas de Aula Prof. André R. Hirakawa Prof. Paulo S. Cugnasca Prof. Carlos E. Cugnasca Notas de Aula Prof. André R. Hirakawa Prof. Paulo S. Cugnasca Prof. Carlos E. Cugnasca SISTEMAS COMPACTOS: MEMÓRIAS ROM/RAM INTERNAS E/S INTERNOS: 1 CANAL SERIAL (CONSOME P3.0 E P3.1) 2 TIMERS/CONTADORES

Leia mais

Arquitectura dos PC s

Arquitectura dos PC s Capítulo 2 Arquitectura dos PC s Vamos considerar alguns conceitos básico da arquitectura dos PC s. O conhecimento do Hardware torna mais simples e compreensível o desenvolvimento de aplicações bem como

Leia mais

Disc.: Sistemas Microprocessados Curso Técnico em Eletrônica

Disc.: Sistemas Microprocessados Curso Técnico em Eletrônica Disc.: Sistemas Microprocessados Curso Técnico em Eletrônica Prof. Paulo Demantova Sistemas Microprocessados - Prof: Demantova 1 1. Objetivo da Disciplina: Apresentar características e conceitos de um

Leia mais

Conjunto de Instruções e Modelos de Arquiteturas

Conjunto de Instruções e Modelos de Arquiteturas Departamento de Engenharia Elétrica e de Computação EESC-USP SEL-0415 Introdução à Organização de Computadores Conjunto de Instruções e Modelos de Arquiteturas Aula 7 Prof. Marcelo Andrade da Costa Vieira

Leia mais

Microprocessadores I. Aula 6 Arquitetura do Microprocessador Pinagem e Diagrama de Temporização

Microprocessadores I. Aula 6 Arquitetura do Microprocessador Pinagem e Diagrama de Temporização Microprocessadores I Aula 6 Arquitetura do Microprocessador 8085 - Pinagem e Diagrama de Temporização 1 O 8085 contém em seu CI circuitos para executar operações de cálculos e comunicação com periféricos.

Leia mais

Função Principal da Memória

Função Principal da Memória Memórias Slide 2 Função Principal da Memória Armazenar dados. Armazenar os programas para serem executados pelo processador. Slide 3 Memória x Processador x HD Placa Mãe: Controlador de Memória Slide 4

Leia mais

Prof. Leonardo Augusto Casillo

Prof. Leonardo Augusto Casillo UNIVERSIDADE FEDERAL RURAL DO SEMI-ÁRIDO CURSO: CIÊNCIA DA COMPUTAÇÃO Aula 2 Estrutura de um processador Prof. Leonardo Augusto Casillo Arquitetura de Von Neumann: Conceito de programa armazenado; Dados

Leia mais

Tempo de processador desperdiçado a fazer nada. Processor register 1 clock cycle (0.5 2 GHz) $??? DRAM semiconductor memory ns $10 $20

Tempo de processador desperdiçado a fazer nada. Processor register 1 clock cycle (0.5 2 GHz) $??? DRAM semiconductor memory ns $10 $20 Caches Cache Acesso à memória é lento Tempo de processador desperdiçado a fazer nada CPU Memória Memory technology Typical access time $ per GiB in 2012 Processor register 1 clock cycle (0.5 ns @ 2 GHz)

Leia mais

MANUAL DO PROTOCOLO MODBUS PLC1, PLC2 E POS2. Idioma: Português P/1

MANUAL DO PROTOCOLO MODBUS PLC1, PLC2 E POS2. Idioma: Português P/1 MANUAL DO PROTOCOLO MODBUS PLC1, PLC2 E POS2 Idioma: Português 0899.5230 P/1 12/2005 ÍNDICE 1.1 MODBUS-RTU. 4 1.1.1 Modos de Transmissão 4 1.1.2 Estrutura das Mensagens no Modo RTU. 5 1.2 Operação do Cartão

Leia mais

SISTEMAS DIGITAIS MEEC de Fevereiro de 2018, 11:30

SISTEMAS DIGITAIS MEEC de Fevereiro de 2018, 11:30 SISTEMS DIGITIS EXME ntes de iniciar a prova, tenha em atenção o seguinte: i. prova contempla 9 perguntas, distribuídas por 12 páginas, e tem a duração de 2h3m. ii. Existem 4 variantes distintas da prova:,

Leia mais

LIC. Organização e Estrutura Básica Computacional. Prof. Marcelo Costa Oliveira 2006, Marcelo Costa oliveira

LIC. Organização e Estrutura Básica Computacional. Prof. Marcelo Costa Oliveira 2006, Marcelo Costa oliveira LIC Organização e Estrutura Básica Computacional Prof. Marcelo Costa Oliveira licufal@gmail.com História 1946 Inventado o 1º computador eletrônico de grande porte ENIAC Universidade da Pensilvania: 18.000

Leia mais

ANEXO A. Prof. Erico Lisboa 53 http://www.ericolisboa.eng.br

ANEXO A. Prof. Erico Lisboa 53 http://www.ericolisboa.eng.br ANEXO A TABELA ASCII A As tabelas mostradas neste apêndice representam os 256 códigos usados nos computadores da família IBM. Esta tabela refere-se ao American Standard Code for Information Interchange

Leia mais

MEMÓRIAS. Sistemas Digitais II Prof. Marcelo Wendling Nov/18

MEMÓRIAS. Sistemas Digitais II Prof. Marcelo Wendling Nov/18 MEMÓRIAS Sistemas Digitais II Prof. Marcelo Wendling Nov/18 1 Definições São blocos que armazenam informações codificadas digitalmente. A localização de uma unidade de dado num arranjo de memória é denominada

Leia mais

MANUAL MicroCLP JUVEX. Modelo: 89S-8ED-6SD-T

MANUAL MicroCLP JUVEX. Modelo: 89S-8ED-6SD-T MANUAL MicroCLP JUVEX Modelo: 89S-8ED-6SD-T SUMÁRIO 1. VISÃO GERAL DO HARDWARE... 1 2. DIAGRAMA DE LIGAÇÃO... 2 3. CARACTERISTICAS TÉCNICAS... 3 3.1 CARACTERÍSTICAS ELÉTRICAS... 3 3.2 CARACTERISTICAS LÓGICAS...

Leia mais

Arquitectura de Computadores

Arquitectura de Computadores Arquitectura de Computadores Sistema de Entradas e Saídas (14.1 a 14.3) José onteiro Licenciatura em Engenharia Informática e de Computadores Departamento de Engenharia Informática (DEI) Instituto Superior

Leia mais

Hardware. 5- Faça o fluxograma para efectuar o debounced de uma tecla por temporização(20ms). Implemente uma rotina para a leitura da tecla.

Hardware. 5- Faça o fluxograma para efectuar o debounced de uma tecla por temporização(20ms). Implemente uma rotina para a leitura da tecla. 1- Na ligação de Microprocessadores a periféricos são utilizados, básicamente dois métodos, I/O-polling e I/O-interrupt. Quais as vantagens e desvantages de cada método, exemplifique. 2- Qual a diferença

Leia mais

Aula 10 Microcontrolador Intel 8051 Parte 1

Aula 10 Microcontrolador Intel 8051 Parte 1 Aula 10 Microcontrolador Intel 8051 Parte 1 SEL 0415 INTROD. À ORGANIZAÇÃO DE COMPUTADORES Prof. Dr. Marcelo A. C. Vieira SEL 0415 Microcontroladores Grupo de Sistemas Digitais n Microcontrolador é o nome

Leia mais

Infraestrutura de Hardware. Explorando a Hierarquia de Memória

Infraestrutura de Hardware. Explorando a Hierarquia de Memória Infraestrutura de Hardware Explorando a Hierarquia de Memória Perguntas que Devem ser Respondidas ao Final do Curso Como um programa escrito em uma linguagem de alto nível é entendido e executado pelo

Leia mais

MICROPROCESSADORES E MICROCONTROLADORES PROVA 2 UMA SOLUCAO POSSÍVEL

MICROPROCESSADORES E MICROCONTROLADORES PROVA 2 UMA SOLUCAO POSSÍVEL MICROPROCESSADORES E MICROCONTROLADORES PROVA 2 UMA SOLUCAO POSSÍVEL Aluno: Matrícula: 1. Escreva as instruções necessárias para atender a cada uma das configurações solicitadas. Valor: 2,0 (a) Interrupção

Leia mais

Periféricos e Interfaces Ano lectivo 2003/2004 Docente: Ana Paula Costa. Aula Teórica 13

Periféricos e Interfaces Ano lectivo 2003/2004 Docente: Ana Paula Costa. Aula Teórica 13 Aula Teórica 13 Sumário: Os serviços DOS para disco. O controlador da drive de disquetes e a tabela de parâmetros da drive de disquetes. Leitura Recomendada: Capítulos 28, 29 e 30 - Hans-Peter Messmer,

Leia mais

Universidade de São Paulo

Universidade de São Paulo Universidade de São Paulo Organização de Computadores Dr. Jorge Luiz e Silva Cap 2 Memória Secundária Memória Principal Memória Secundária - Armazenam informações que precisam ser transferidas para a Memória

Leia mais

Eletrônica Digital. Prof. Gilson Yukio Sato sato[at]utfpr[dot]edu[dot]br

Eletrônica Digital. Prof. Gilson Yukio Sato sato[at]utfpr[dot]edu[dot]br Eletrônica Digital Prof. Gilson Yukio Sato sato[at]utfpr[dot]edu[dot]br Memórias Semicondutoras Prof. Gilson Yukio Sato sato[at]utfpr[dot]edu[dot]br Memórias Digitais Magnética Fitas K7, discos 3½, etc

Leia mais

TIPO DE COMPUTADORES VALE A PENA CONHECER SMARTPHONES

TIPO DE COMPUTADORES VALE A PENA CONHECER SMARTPHONES TIPO DE COMPUTADORES DESKTOPS 1 - NOTEBOOKS 2 - NETBOOKS VALE A PENA CONHECER SMARTPHONES 1 VALE A PENA CONHECER TABLETS VALE A PENA CONHECER TABLETS E/OU NETBOOKS 2 SISTEMA COMPUTACIONAL COMPLETO PEOPLEWARE

Leia mais

Engenharia Civil. Representação da Informação. Introdução à Computação

Engenharia Civil. Representação da Informação. Introdução à Computação Engenharia Civil Representação da Informação Introdução à Computação Sumário Retomada... Representação de informação Bit, byte Conversão numérica Exercício Referência link na página 2.2.1 O bit, o byte,

Leia mais

1ª Lista de Arquitetura de Computadores

1ª Lista de Arquitetura de Computadores 1ª Lista de Arquitetura de Computadores 1. Conceitue a Lei de Moore e descreva cinco conseqüências práticas dela advindas. 2. Considere as informações abaixo, sobre a Arquitetura de Von Neumann: I. Dados

Leia mais

Sistemas Multimídia. O Áudio (Parte III)

Sistemas Multimídia. O Áudio (Parte III) Sistemas Multimídia O Áudio (Parte III) Sistemas Multimídia Tópico: Manipulação de Sinais de Voz Compressão Formatos Manipulação de Sinais de Áudio Descrição simplificada de uma placa de som Fonte: http://paginas.terra.com.br/lazer/py4zbz/teoria/digitaliz.htm

Leia mais

Geradores de Clock e Memórias

Geradores de Clock e Memórias Geradores de Clock e Memórias Prof. Ohara Kerusauskas Rayel Disciplina de Eletrônica Digital - ET75C Curitiba, PR 18 de junho de 2015 1 / 23 Geradores de Clock Multivibradores biestáveis: possuem 2 estados

Leia mais

Tópicos: 1 - Modos de endereçamento do Pilha e instruções de Pilha. 3 - Instruções que usam pilha: - instrução CALL - instrução RET

Tópicos: 1 - Modos de endereçamento do Pilha e instruções de Pilha. 3 - Instruções que usam pilha: - instrução CALL - instrução RET Tópicos: 1 - Modos de endereçamento do 8051 2 - Pilha e instruções de Pilha 3 - Instruções que usam pilha: - instrução CALL - instrução RET 4 - Interrupção 1 - Modos de Endereçamento do 8051 Os modos de

Leia mais

Revisão de Lógica Digital. Lógica Booleana Conversão A/D e D/A Circuitos digitais e Memória

Revisão de Lógica Digital. Lógica Booleana Conversão A/D e D/A Circuitos digitais e Memória Revisão de Lógica Digital Lógica Booleana Conversão A/D e D/A Circuitos digitais e Memória Bits e Bytes Bit: Binary Digit. Unidade elementar de informação: 0 ou 1 Byte = 8 Bits = 256 valores (2 8 ) 0 1

Leia mais

Noções de Informática INSS. Novo Curso. Aula 01

Noções de Informática INSS. Novo Curso. Aula 01 127767 Noções de Informática INSS Novo Curso Aula 01 http://facebook.com/profricardobeck contato@profricardobeck.com.br Mensurando Dados Sistema de numeração Binário (0 e 1) Fax/Modem 56 Kbps Placa de

Leia mais