Arquitectura de Computadores

Tamanho: px

Começar a partir da página:

Download "Arquitectura de Computadores"

Victor Salvador Castel-Branco Festas
6 Há anos
Visualizações:

1 Arquitectura de Computadores Sistema de Entradas e Saídas (14.1 a 14.3) José onteiro Licenciatura em Engenharia Informática e de Computadores Departamento de Engenharia Informática (DEI) Instituto Superior Técnico 2 de aio, 2013 José onteiro (DEI / IST) Arquitectura de Computadores / 21

2 Sumário da Aula diversidade de periféricos interfaces organização dos periféricos comunicação paralela vs comunicação série comunicação paralela síncrona assíncrona José onteiro (DEI / IST) Arquitectura de Computadores / 21

3 Dispositivos de Entrada / Saída grande variedade de dispositivos características muito díspares largura de banda tempos de resposta formato de dados Como conciliar com sistema computacional? José onteiro (DEI / IST) Arquitectura de Computadores / 21

4 Dispositivos de Entradas/Saídas Periférico Tipo Parceiro LB (kb/s) Teclado Entrada Humano 0,01 Rato Entrada Humano 0,02 Impressora Laser Saída Humano 100,00 Voz Entrada/Saída Humano 500,00 Disco Óptico Entrada/Saída áquina 500,00 Disco agnético Entrada/Saída áquina 5.000,00 Rede Entrada/Saída áquina ,00 Placa gráfica Saída Humano ,00 José onteiro (DEI / IST) Arquitectura de Computadores / 21

5 Exemplo de Periféricos: Teclado D e s c o d ux 3 x 3 Interface 8 interrupção scan code y José onteiro (DEI / IST) Arquitectura de Computadores / 21

6 Exemplo de Periféricos: onitor Placa Gráfica UCP emória modo texto RO caracteres ASCII onitor emória modo gráfico Gerador varrimento monitor RGB... José onteiro (DEI / IST) Arquitectura de Computadores / 21

7 Exemplo de Periféricos: Disco Disco Rígido Cilindro Pista Sector José onteiro (DEI / IST) Arquitectura de Computadores / 21

8 Interface para Dispositivos de Entrada/Saída Processador Barramento de endereços Barramento de dados Barramento de controlo emória Interface Interface... Interface Periférico Periférico Periférico José onteiro (DEI / IST) Arquitectura de Computadores / 21

9 Interfaces de Entrada/Saída Barramento de endereços Barramento de dados Barramento de controlo Descodificação de endereços... Registos Controlo Comunicação com o periférico José onteiro (DEI / IST) Arquitectura de Computadores / 21

10 Ciclos de Leitura e Escrita Relógio 10ns T1 T2 T3 T0 T1 em Enable Read / Write Endereços Endereços válidos Dados Válidos Tempo de acesso = 25 ns 10ns T1 T2 T3 T0 T1 Relógio em Enable Read / Write Endereços Dados Endereços válidos Dados Tempo de acesso = 25 ns José onteiro (DEI / IST) Arquitectura de Computadores / 21

11 apas de emória uitas vezes, o espaço de memória está fragmentado e/ou utiliza diferentes tipos de memórias. FFFFFh RA UCP 20 em Read em Enable Dados Endereços A15 A R/W CS RA DATA ADDR F0000h 1FFFFh 10000h 07FFFh 00000h... RA... RO A19 A16 4 Descodificador EN A R/W CS RA DATA ADDR CS RO DATA ADDR José onteiro (DEI / IST) Arquitectura de Computadores / 21

12 Descodificação de Portos Barramento de endereços Barramento de dados Barramento de controlo Descodificação Externa... A i a A n-1 A 0 a A i-1 En Descodificação Interna 0 n-1... Interface A Controlo Escrita... Interface X Leitura... OEn Porto 0 Porto n-1 Periférico X Periférico A José onteiro (DEI / IST) Arquitectura de Computadores / 21

13 Organização do Sistema de Entradas/Saídas. emória E/S Independent-IO José onteiro (DEI / IST) Arquitectura de Computadores / 21

14 Organização do Sistema de Entradas/Saídas. emória. emória E/S E/S Independent-IO emory-mapped IO José onteiro (DEI / IST) Arquitectura de Computadores / 21

15 Organização do Sistema de Entradas/Saídas Independent-IO implica instruções (IN e OUT) e sinais de controlo (IOR / IOW) específicos para aceder aos dispositivos separação clara no acesso à memória e ao sistema de entradas/saídas todo o espaço de endereçamento disponível para aceder à memória emory-mapped IO qualquer instrução de acesso à memória pode aceder a dispositivos de entrada / saída José onteiro (DEI / IST) Arquitectura de Computadores / 21

16 Comunicação Série e Paralela Comunicação Paralela: vários bits são enviados simultaneamente. Comunicação Série: apenas um bit é enviado de cada vez. José onteiro (DEI / IST) Arquitectura de Computadores / 21

17 Comunicação Série e Paralela Comunicação Paralela: vários bits são enviados simultaneamente. Comunicação Série: apenas um bit é enviado de cada vez. Vantagens da comunicação série face à comunicação paralela: José onteiro (DEI / IST) Arquitectura de Computadores / 21

18 Comunicação Série e Paralela Comunicação Paralela: vários bits são enviados simultaneamente. Comunicação Série: apenas um bit é enviado de cada vez. Vantagens da comunicação série face à comunicação paralela: mais barato! permite ligação através de redes de comunicação existentes (ie, rede telefónica) evita problemas de sincronização entre as diferentes linhas de dados José onteiro (DEI / IST) Arquitectura de Computadores / 21

19 Comunicação Paralela: Sincronização por Impulso Comandado pelo emissor: Dados DOUTVAL José onteiro (DEI / IST) Arquitectura de Computadores / 21

20 Comunicação Paralela: Sincronização por Impulso Comandado pelo emissor: Dados DOUTVAL Comandado pelo receptor: Dados SendData José onteiro (DEI / IST) Arquitectura de Computadores / 21

21 Comunicação Paralela: Sincronização por Handshake Handshake simples: Dados a enviar Dados a enviar Dados DADVAL ACK José onteiro (DEI / IST) Arquitectura de Computadores / 21

22 Comunicação Paralela: Sincronização por Handshake Handshake duplo, comandado pelo emissor: Dados a enviar Dados DADVAL ACK José onteiro (DEI / IST) Arquitectura de Computadores / 21

23 Comunicação Paralela: Sincronização por Handshake Handshake duplo, comandado pelo emissor: Dados a enviar Dados DADVAL ACK Handshake duplo, comandado pelo receptor: Dados a r eceber 5 6 Dados DADVAL PEDDAD José onteiro (DEI / IST) Arquitectura de Computadores / 21

24 Interface Paralela Síncrona Os protocolos permitem uma interface assíncrona. Numa comunicação síncrona, o sinal de relógio tem que ser enviado juntamente com os dados. José onteiro (DEI / IST) Arquitectura de Computadores / 21

25 Interface Paralela Síncrona Os protocolos permitem uma interface assíncrona. Numa comunicação síncrona, o sinal de relógio tem que ser enviado juntamente com os dados. protocolos assíncronos adaptam-se naturalmente à velocidade dos periféricos protocolos síncronos são mais simples de usar do ponto de vista externo, mas do lado da interface há o problema de conciliar velocidades de relógio diferentes entre o processador e o periférico protocolos síncronos têm a velocidade limitada pelo clock skew: possível adiantamento ou atraso do sinal de relógio José onteiro (DEI / IST) Arquitectura de Computadores / 21

26 Revisão diversidade de periféricos interfaces organização dos periféricos comunicação paralela vs comunicação série comunicação paralela síncrona assíncrona José onteiro (DEI / IST) Arquitectura de Computadores / 21

27 Próxima Aula comunicação série síncrona assíncrona sistema de interrupções José onteiro (DEI / IST) Arquitectura de Computadores / 21

Documentos relacionados

Arquitectura de Computadores

Arquitectura de Computadores Sistema de Entradas e Saídas (14.1 e 14.2) José onteiro Licenciatura em Engenharia Informática e de Computadores Departamento de Engenharia Informática (DEI) Instituto Superior