DELET - EE - UFRGS CIRCUITOS ELETRÔNICOS INTEGRADOS - ENG Prof. Dr. Hamilton Klimach

Transcrição

1 ELET - EE - UFRGS CIRCUITOS ELETRÔNICOS INTEGRAOS - ENG04061 Prof. r. Hamilton Klimach O escasamento entre Transistores MOS

2 Especificações de um Projeto O projeto de circuitos eletrônicos é multidimensional Apresenta especificações conflitantes Parâmetros relevantes p/ circuitos analógicos: 1. Ganho. Impedâncias de entrada e saída 3. Faixa de alimentação 4. Excursão de saída 5. Linearidade 6. Potência consumida e dissipada 7. Velocidade (ou largura de banda) 8. Ruído 9. MATCHING! Octágono do Projeto Analógico (B. Razavi) 3 escasamento entre dispositivos Projeto de CIs analógicos e digitais: conceito de similaridade comportamental entre dispositivos identicamente desenhados dispositivos casados Projetistas necessitam prever o desempenho de componentes e circuitos modelo de descasamento É comum o uso de associações série-paralelo de transistores consistência do modelo 4

3 Entendendo o escasamento iferença atemporal ( ruído C ) no comportamento elétrico entre dispositivos identicamente desenhados e fabricados. Resultado de variações físicas incontroláveis durante a fabricação. O modo como uma variação afeta um dispositivo em uma pastilha (die) depende da relação entre as dimensões físicas do mesmo e a distância de correlação da variação. O entendimento dos mecanismos que provocam o descasamento permite que ele seja previsto e controlado na etapa de projeto. 5 escasamento Global Fatores sistêmicos: distância de correlação da variação superior às dimensões do dispositivo, produzindo gradientes (efeito global). ecorrem de variações ou deformações em componentes do processo ou elementos do ambiente, como: dilatação térmica de equipamentos aberrações nas lentes e distorções nas máscaras de fotolitografia mudança na concentração de substâncias de ataque, deposição ou dopagem tensões mecânicas permanentes na superfície do substrato 6

4 escasamento Global Fatores sistêmicos: distância de correlação da variação superior às dimensões do dispositivo, produzindo gradientes (efeito global). Pode-se atenuá-los através de técnicas de leiaute (p.ex. centróide comum). 7 escasamento Global Exemplo de efeito global: distribuição do stress mecânico na superfície de uma pastilha colada com epoxy em encapsulamento plástico. A mobilidade dos portadores é sensível ao stress. 8

5 escasamento Local Fatores estocásticos: distância de correlação da variação inferior às dimensões do dispositivo, produzindo flutuações microscópicas (efeito local). Em geral, são relacionados à natureza discreta da matéria, p. ex.: flutuações na concentração de dopantes (impurezas) flutuações na espessura ou na qualidade do óxido formação de aglomerados no poli-silício (clustering) rugosidade de borda nas camadas depositadas ou decapadas 9 escasamento Local Fatores estocásticos: distância de correlação da variação inferior às dimensões do dispositivo, produzindo flutuações microscópicas (efeito local). eve-se entender seus mecanismos e modelá-los, permitindo que o projetista preveja o impacto dos graus de liberdade que dispõe sobre o descasamento: Geometria W e L Polarização (bias) 10

6 escasamento Local Exemplo de efeito local: a natureza discreta dos dopantes faz com que sua concentração varie no volume do substrato e do gate. Transistores menores: menos átomos dopantes na região ativa. A flutuação na concentração de dopantes na região ativa é a principal causa do descasamento entre MOSFETs. 11 escasamento Local As bordas das camadas apresentam certa rugosidade 1

7 escasamento Local A rugosidade de borda ao longo da largura (W) do canal faz com que o seu comprimento (L) varie localmente Este efeito é chamado LER (line edge roughness) L W 13 Impacto nos Circuitos Eletrônicos Tensão de referência de um band-gap Atraso entre dois ramos de distribuição de clock (processo de 50nm) 14

8 Impacto nos Circuitos Eletrônicos Separação da variabilidade entre dispositivos 15 Impacto nos Circuitos Eletrônicos Separação da variabilidade entre dispositivos 16

9 Efeito Global x Layout (1) Geometrias idênticas e idênticas condições de contorno: metal G G G S (a) melhor S (b) pior (c) pior S 17 Efeito Global x Layout () Aproximar os dispositivos, expondo-os a um menor gradiente: 1 1 G G S S (a) melhor (b) pior Obs.: dispositivos menores ficam mais próximos 18

10 Efeito Global x Layout (3) Fracionamento e associação intercalada de dispositivos menores, formando um maior (centróide comum): M 1 M M 11 M 1 M M 1 (a) não-centróide (b) centróide-comum 19 Efeito Global x Layout (4) Manter os dispositivos casados com a mesma orientação da corrente (a mobilidade não é isotrópica sobre uma lâmina de Si). 1 1 G G S (a) melhor S (b) pior 0

11 Efeito Global x Layout (5) Uso de dispositivos dummy para garantir as mesmas condições de contorno na fabricação de dispositivos casados. 1 Efeito Global x Layout (6) Reduzir a exposição ao stress mecânico na superfície da pastilha, colocando os dispositivos casados próximos ao centro.

12 Efeito Global x Layout (7) Reduzir a exposição a gradientes térmicos, devido à dissipação de dispositivos de potência. 3 Efeito Global x Layout posicionar os dispositivos de potência longe do centro posicionar os dispositivos casados longe dos de potência, mas longe das bordas (evitar stress) 4

13 Efeito da Flutuação na Concentração de opantes o transistor MOS (ou MOSFET) é formado por dois implantes (regiões n+; dreno e fonte) que formam junções com o substrato, e que são separados entre si pelo canal, de comprimento L, sobre o qual é construído um capacitor (isolante + eletrodo condutor) Gate Source rain n + 0 L n + x Substrato p Bulk 5 Efeito da Flutuação na Concentração de opantes este capacitor, chamado capacitor MOS, é a região ativa do dispositivo, e através dele se controla o comportamento elétrico do transistor Gate Capacitor MOS Source rain n + 0 L n + x Substrato p Bulk 6

14 Efeito da Flutuação na Concentração de opantes o capacitor MOS é formado pelo sanduíche de um eletrodo condutor (metal ou poli-silício) sobre uma película isolante (óxido), depositados sobre o semicondutor dopado (substrato) isolante (dióxido de silício) x G eletrodo condutor (metal ou poli) S 0 x L Substrato p B 7 Efeito da Flutuação na Concentração de opantes quando o capacitor MOS é polarizado (V GB >0), o campo elétrico que surge na interface óxido-semicondutor afasta as lacunas livres, criando uma região de depleção de carga negativa Q B (x) carga de inversão Q I (x) 0 x G carga de depleção Q B (x) S 0<V G <V T e V S =0 0 Substrato p x L 8

15 Efeito da Flutuação na Concentração de opantes este campo elétrico também atrai os elétrons livres do substrato, que se acumulam na interface óxido-semicondutor, formando uma carga de inversão negativa Q I (x) carga de inversão Q I (x)=0 x G carga de depleção Q B (x) S V G <V T e V S =0 0 Substrato p x L 9 Efeito da Flutuação na Concentração de opantes se o campo elétrico ultrapassar certo valor (threshold), o acúmulo de elétrons livres na interface ultrapassa o de dopantes P do substrato, fazendo com que seja induzida uma região N na interface (ocorre a inversão de característica desta região) carga de inversão Q I (x) x G carga de depleção Q B (x) S V G >V T e V S =0 0 Substrato p x L 30

16 Efeito da Flutuação na Concentração de opantes caso se polarize os terminais dreno-fonte (V S >0), ocorre a deformação das camadas de inversão e de depleção, de forma que a soma Q I (x)+ Q B (x) se mantenha sempre constante ao longo do transistor carga de inversão Q I (x) x G carga de depleção Q B (x) S V G >V T e V S >0 0 Substrato p x L 31 Efeito da Flutuação na Concentração de opantes como a concentração de dopantes não é uniforme no volume do substrato, Q B (x) sofre pequenas flutuações ao longo do transistor, provocando flutuações em Q I (x), de forma a manter a soma Q I (x)+ Q B (x) constante carga de inversão Q I (x) x G carga de depleção Q B (x) S V G >V T e V S >0 0 Substrato p x L 3

17 Efeito da Flutuação na Concentração de opantes a integração da carga de inversão Q I (x), ao longo do transistor, define a condutividade do canal (G canal ) e consequentemente a corrente que circula sob certa polarização (I = V S x G canal ) como as flutuações na carga de inversão são aleatórias, dois transistores identicamente desenhados vão apresentar flutuações diferentes, resultado em uma pequena diferença na corrente circulante ( I ) se fizermos a média das flutuações na corrente em uma grande quantidade de transistores identicamente desenhados, resultará no desvio-padrão da corrente (σi ) 33 Modelando o Efeito Local A natureza discreta da matéria (principalmente dos dopantes) provoca flutuações locais na condutância da região ativa. O somatório dessas flutuações aleatórias resulta em uma diferença líquida na corrente entre dispositivos idênticos (descasamento). Modelagem do descasamento: integração das flutuações na corrente, usando um modelo de comportamento elétrico abrangente e acurado. 34

18 Modelo de Pelgrom para MOSFET Apresenta os efeitos das variabilidades LOCAIS e GLOBAIS do processo, sobre os transistores MOS, através de parâmetros relacionados à tensão de limiar (V T ) e ao fator de ganho (β=µcox): Obs: em inversão forte, uma aproximação para I é Saturação: Reg. linear: I I W β L W β L ( V V ) ( 1+ λv ) GS T V S S ( VGS VT ) VS 35 Modelo de Pelgrom para MOSFET A VT e A β relacionam os efeitos locais à área ativa dos transistores (WL) S VT e S β relaciona os efeitos globais à distância média entre os transistores () AVT σvt = + SVT WL A β σ β = + S WL β Compensados com um bom layout 36

19 Modelo de Pelgrom para MOSFET A incerteza na corrente I pode então ser estimada por: SI: σ ( I ) 4σ ( VT ) = ( V V ) I GS T σ + β ( β ) SI e WI: σ ( I ) I g I ( V ) m = σ T ( β ) σ + β σ 1 ( V ) = σ ( ) + GS VT gm I ( β ) σ β 37 Modelo de Pelgrom para MOSFET Relação entre gm/i e o nível de inversão 38

20 Modelo de Pelgrom para MOSFET 39 Análise Estatística Monte Carlo Em uma simulação Monte Carlo, em cada transistor são acrescidas as fontes abaixo, cujos valores são determinados aleatoriamente, conforme os fatores de descasamento do processo (A VT e A β ), a geometria do transistor (WL) e sua polarização (I, V GS e V S ). 40

21 Análise Estatística Monte Carlo O ponto de operação de todos os transistores é calculado, incluindo o descasamento, e os resultados são armazenados. O valor das fontes de cada transistor é redefinido, pontos de operação recalculados e resultados armazenados. O processo é repetido muitas vezes, de forma a se ter uma boa certeza estatística. Todos os resultados armazenados são submetidos a cálculos estatísticos (média e desvio-padrão). 41 Análise Estatística Monte Carlo Simulação Monte Carlo da tensão de off-set de um amplificador operacional Miller CMOS. O histograma apresenta a distribuição desta tensão sobre 1000 amostras, em intervalos de 0,5 mv. O desvio-padrão calculado é,1 mv. A curva tracejada é a sua aproximação Gaussiana. 4

22 escasamento X Perdas no Processo Em um sistema onde uma variável sofre variações aleatórias, a frequência de ocorrências dessa variável se comporta como uma distribuição normal, que pode ser definida através de parâmetros: Média(µ): valor central ao redor do qual a distribuição se espalha µ 1 N x = xi esvio-padrão (σ): valor médio dos desvios que ocorrem σ = 1 N x x i ( µ ) x 43 escasamento X Perdas no Processo dentro da faixa de 1σ, estão 68,3 % das ocorrências dentro da faixa de σ, estão 95,4 % das ocorrências dentro da faixa de 3σ, estão 99,7 % das ocorrências 44

23 escasamento X Perdas no Processo Exemplo: para certa aplicação, o máximo Vos aceitável para um AmpOp é 6 mv caso o projeto seja desenvolvido de forma a se obter σ(vos) = 6mV (1σ), apenas 68,3% das amostras serão aproveitáveis caso o projeto seja desenvolvido de forma a se obter σ(vos) = 3mV (σ), aproveita-se 95,4% das amostras caso o projeto seja desenvolvido de forma a se obter σ(vos) = mv (3σ), aproveita-se 99,7 % das amostras 45 Robustez de Circuitos Eletrônicos A robust circuit design is one in which the sensitivities of critical performance specifications to variances in the manufacturing process and the circuit's operating environment are first fully anticipated and identified and then systematically nulled, or at least minimized, through optimal choices of macro-structure, cell topology, individual device design, component values, bias conditions and layout. Barrie Gilbert - Analog evices Inc. 46

24 Caracterização de escasamento Grupos NMOS e PMOS Chaves de dreno + registrador 36-bit Chaves de porta + registrador 36-bit Chaves + transistores referencia + registrador 9-bit Vetor de programação 81-bit TSMC Caracterização de escasamento TSMC 0.35 i f : 0, circulo = medida Tamanho médio: V S : 0mV - V segmento = modelo 3µm x µm linha = + ESVP NMOS PMOS WI SI Lin Sat 48

25 I 0 V 0 i f = 1 PolarizaçãoGeometria escasamento: polarização x geometria Grande (1µm/8µm) Médio (3µm/µm) Pequeno (0.75µm/0.5µm) µ ; σ = 1 na; na 14 na; 7 na 87 na; 114 na i f = 100 µ ; σ = 1.9 µa; µa 1.9 µa; 0.19 µa 17. µ A; 1.45 µ A 49 Conversor /A M-M de 8 bits I B V B V R I R M B1 M 71 M 74 M 61 M 64 M 01 M 04 M 00 M B M 7 M 73 Q 7 -Q 7 -Q 7 Q 7 M 6 M 63 Q 6 -Q 6 -Q 6 Q 6 M 0 M 03 Q 0 -Q 0 -Q 0 Q 0 G B I G V G Q 7 Q 6 Q 1 Q 0 i Ck Q ck Q ck Q ck Q ck iagrama esquemático do conversor /A de 8 bits, composta por associações série-paralelo de transistores MOS (rede M-M). O valor digital, a ser convertido em analógico, é programado em um registrador de deslocamento. o 50

26 Conversor /A - fabricação AC0 AC1 Conversores fabricados: AC0 (esq.; projetado para if=0) AC1 (dir. ; projetado para if=0). rede M-M, cercada pelo anel de guarda e dummies 8 registradores, chaves de acionamento e capacitores de desacoplamento 51 Conversor /A - resultados AC0 AC1 esvio-padrão do erro medido das 0 amostras de AC0 (esq.) e AC1 (dir.), para todos os dados de entrada, e normalizado para 1 LSB. As medidas foram realizadas sob os níveis de inversão 0 e

27 Conversor /A - resultados AC0 AC1 if=0 if=000 Amostras de AC0 (esq.) e AC1 (dir.) que apresentaram os valores mínimo e máximo de erro medido, sob os dois níveis de inversão extremos, 0 (cima) e 000 (baixo). 53