MICROPROCESSADORES E MICROCONTROLADORES Parte 1

Transcrição

1 MICROPROCESSADORES E MICROCONTROLADORES Parte 1 José Wilson Lima Nerys Página: s: jwlnerys@gmail.com e jose_wilson_nerys@ufg.br Prof. José Wilson 1 Lima Nerys 1 Microprocessadores

2 Aula Dia Conteúdo 09/03 (Qui) Não haverá aulas 1 14/03 (Ter) Introdução ao curso de Microprocessadores e microcontroladores: histórico e conceitos básicos. 2 16/03 (Qui) Ferramentas de simulação. Arquitetura CISC x Arquitetura RISC 3 21/03 (Ter) 4 23/03 (Qui) Arquitetura, diagrama de blocos dos microprocessadores 8085, 8086/8088 e Microcontroladores 8051 e PIC Princípio de funcionamento dos microprocessadores 8085, 8086/8088 e Microcontroladores 8051 e PIC 5 28/03 (Ter) Registradores de Flags. Princípio de operação da pilha 6 30/03 (Qui) Instruções do Princípios de programação do /04 (Ter) Programação básica do Microprocessador /04 (Qui) Programação básica do Microprocessador /04 (Ter) Prova 1 - conteúdo das aulas 1 a 8 (conceitos básicos, pilha, flags, princípio de funcionamento de microprocessadores e microcontroladores e programação do 8085) Prof. José Wilson 2 Lima Nerys 2 Microprocessadores

3 Aula Dia Conteúdo 09/03 (Qui) Não haverá aulas 1 14/03 (Ter) Introdução ao curso de Microprocessadores e microcontroladores: histórico e conceitos básicos. 2 16/03 (Qui) Ferramentas de simulação. Arquitetura CISC x Arquitetura RISC 3 21/03 (Ter) 4 23/03 (Qui) Arquitetura, diagrama de blocos dos microprocessadores 8085, 8086/8088 e Microcontroladores 8051 e PIC Princípio de funcionamento dos microprocessadores 8085, 8086/8088 e Microcontroladores 8051 e PIC 5 28/03 (Ter) Registradores de Flags. Princípio de operação da pilha 6 30/03 (Qui) Instruções do Princípios de programação do /04 (Ter) Programação básica do Microprocessador /04 (Qui) Programação básica do Microprocessador /04 (Ter) Prova 1 - conteúdo das aulas 1 a 8 (conceitos básicos, pilha, flags, princípio de funcionamento de microprocessadores e microcontroladores e programação do 8085) Prof. José Wilson 3 Lima Nerys 3 Microprocessadores

4 Prof. José Wilson 4 Lima Nerys 4 Microprocessadores

5 Prof. José Wilson 5 Lima Nerys 5 Microprocessadores

6 Linha do Tempo Octograma chinês (4000 ac) Pascaline Calculadora de Blaise Pascal (1642) Tear automático com cartão perfurado (1801) Computadores Z1, Z2 e Z3 (1936) Máquina de Von Newman Programa armazenado (1946) Ábaco (4000 ac) Logaritmo John Napier Tabela de Logaritmo (1614) Calculadora de 4 funções de Leibniz (1671) Máquina de diferenças e Analítica (Babbage) (1822) Computador Colosso Válvulas (Alan Turing) (1943) IBM 7090 Transistores Fortran Cobol Pascal (1960) Prof. José Wilson 6 Lima Nerys 6 Microprocessadores

7 Linha do Tempo bits (1972) bits (1976) bits (1979) ARM 32 bits (1983) Atmel AVR 8 bits (1996) Arduíno (Atmel AVR) 8 bits (2005) bits (1971) bits (1974) bits (1978) bits (1980) PIC 8 bits (1985) Pentium 200MMX 64 bits (1997) Raspberry pi (ARM) 32 bits (2011) Prof. José Wilson 7 Lima Nerys 7 Microprocessadores

8 Evolução dos Processadores Prof. José Wilson 8 Lima Nerys 8 Microprocessadores

9 Evolução dos Processadores Prof. José Wilson 9 Lima Nerys 9 Microprocessadores

10 Evolução do microprocessadores Prof. José Wilson 10Lima Nerys 10 Microprocessadores

11 Quantidade de Transistores 8085 (1976) transistores (5 MHz) instruções/segundo 8 bits. Dual Core (2007): 820 milhões de transistores milhões de instruções/segundo 64 bits. Tecnologia: 45 nm. 3,33 GHz Prof. José Wilson 11 Lima Nerys 11 Microprocessadores

12 Quantidade de Transistores e Memória Prof. José Wilson 12Lima Nerys 12 Microprocessadores

13 Número de bits dos Registradores 1 nibble Bit 3 Bit 2 Bit 1 Bit 0 Decimal Hexa Menor valor positivo Maior valor positivo F Capacidade: 2 4 = 16 nibbles Prof. José Wilson 13Lima Nerys 13 Microprocessadores

14 - + Prof. José Wilson 14Lima Nerys 14 Microprocessadores

15 Número de bits dos Registradores 1 byte Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 1 byte = 8 bits Menor valor positivo Decimal Hexa Maior valor positivo FF 15 Capacidade: 2 8 = 256 bytes Intervalo dos valores positivos e negativos (notação com sinal): 0 a 127 = 00h a 7Fh -1 a -128 = FFh a 80h Prof. José Wilson Lima Nerys 15 Microprocessadores

16 Número de bits dos Registradores 1 word = 16 bits Bit 15 Bit 14 Bit 13 Bit 12 Bit 11 Bit 10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 Intervalo dos valores positivos Capacidade: 2 16 = words Intervalo dos valores positivos: 0 a = 0000h a FFFFh Intervalo dos valores positivos e negativos (notação com sinal): 0 a = 0000h a 7FFFh -1 a = FFFFh a 8000h Prof. José Wilson Lima Nerys 16 Microprocessadores

17 Número de bits dos Registradores double word = 32 bits Bit 31 Bit 30 Bit 29 Bit 28 Bit 27 Bit 26 Bit 25 Bit 24 Bit 23 Bit22 Bit 21 Bit20 Bit 19 Bit18 Bit17 Bit 16 Bit 15 Bit 14 Bit 13 Bit 12 Bit 11 Bit 10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 Capacidade: 2 32 = double-words Intervalo dos valores positivos: 0 a = h a FFFF FFFFh Intervalos considerando números com sinal: Intervalo positivo: 0 a = a 7FFF FFFFh Intervalo negativo: -1 a = FFFF FFFF a h Prof. José Wilson 17Lima Nerys 17 Microprocessadores

18 Quantidade de Transistores Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 2 transistores por bit Quanto maior o número de transistores, maior a quantidade possível de registradores Aumento no desempenho Prof. José Wilson 18Lima Nerys 18 Microprocessadores

19 Aumento do desempenho Universidade Federal de Goiás Frequência de Clock Ano Processador Frequência de Clock Tecnologia (tamanho transistor) khz 10 µm khz MHz a 10 MHz a 10 MHz a 50 MHz 1997 Pentium II 450 MHz 0,25 µm 1999 Pentium III 500 MHz até 1,2 GHz 0,25 µm 2004 Pentium 4 (Prescott) 4 GHz 90 nm 2007 Core 2 3,33 GHz 45 nm 2010 Core i5 3,33 GHz 32 nm Prof. José Wilson 19Lima Nerys 19 Microprocessadores

20 Índice de Desempenho de um Microprocessador (velocidade de processamento) Tempo de processamento = tempo ciclo número de ciclos instrução instruções programa 1. Aumento da frequência de clock 2. Aumento do número interno de bits 3. Aumento do número externo de bits 4. Aumento da capacidade e velocidade da memória cache 5. Redução do número de ciclos para execução de cada instrução 6. Execução de instruções em paralelo Prof. José Wilson 20Lima Nerys 20 Microprocessadores

21 Aumento de Clock O sinal de clock é responsável pelo sincronismo entre as unidades de processamento internas ao microprocessador e pelas unidades externas. Quanto maior a frequência de clock mais rápido o processamento. No entanto, não se pode aumentar de forma indefinida essa frequência. Isso pode causar falhas de processamento e sobreaquecimento. O aumento depende de pesquisas com o objetivo de reduzir o tamanho dos componentes básicos do microprocessador e aumento da quantidade de componentes, sem perda de estabilidade no funcionamento. Prof. José Wilson 21Lima Nerys 21 Microprocessadores

22 Aumento do número interno de bits Uma maior quantidade de bits dos registradores e dos barramentos internos permite a movimentação de uma maior quantidade de dados por unidade de tempo, aumentando o desempenho do microprocessador. Aumento do número externo de bits Um número maior de bits externos permite a movimentação de uma maior quantidade de dados por unidade de tempo com os periféricos, tais como memória, unidade de entrada e saída, controlador de acesso direto à memória (DMA). Prof. José Wilson 22Lima Nerys 22 Microprocessadores

23 Redução do número de ciclos para executar cada instrução A execução de uma instrução normalmente é feita em duas etapas: busca (onde a instrução é transferida da memória para a unidade de decodificação) e execução (onde os sinais de controle ativam, em uma sequência lógica, todas as unidades envolvidas na execução). No microprocessador 8085 as instruções mais rápidas são executadas em quatro ciclos de clock; as mais lentas, em até 16 ciclos de clock. A redução do número de ciclos de clock na execução de uma instrução torna o processamento mais rápido. Prof. José Wilson 23Lima Nerys 23 Microprocessadores

24 Aumento da capacidade e velocidade da memória cache Como já foi dito anteriormente, ao longo dos anos, o aumento de velocidade de processamento dos microprocessadores tem sido muito maior do que o aumento da velocidade de acesso à memória principal. Assim, a velocidade de acesso à memória principal torna-se um limitador de desempenho dos processadores. Em razão desse problema foi criada a memória cache. A memória cache (constituída de memória RAM estática) é usada para acelerar a transferência de dados entre a CPU e a memória principal (constituída de RAM dinâmica, de menor volume, porém mais lenta). O aumento da capacidade e da velocidade da memória cache resulta no aumento da velocidade de transferência de dados entre a CPU e a memória principal e, consequentemente, resulta no aumento do desempenho global do sistema. Prof. José Wilson 24Lima Nerys 24 Microprocessadores

25 Execução de instruções em paralelo O microprocessador 8085 compartilha um barramento comum entre suas unidades internas e seus periféricos, o que significa dizer que não permite a execução simultânea de duas operações que utilizem o barramento. Assim, apenas uma instrução é executa por vez. Uma arquitetura que permita que duas ou mais operações sejam executadas simultaneamente torna o processamento mais rápido. Prof. José Wilson 25Lima Nerys 25 Microprocessadores

26 Microprocessador Microcontrolador Microcontrolador Microprocessador Memória de Programa Unidade Lógica e Aritmética (ULA) Unidade de Temporização e Controle Memória de Dados Registro de Instruções e Decodificador de Instruções Registradores Unidade de Entrada e Saída Prof. José Wilson 26Lima Nerys 26 Microprocessadores

27 Microprocessador Unidade Lógica e Aritmética (ULA) Unidade de Temporização e Controle Registro de Instruções e Decodificador de Instruções Registradores Microcontrolador Registradores - São usados para o Memória de Programa armazenamentos internos da CPU. Existem diversos registradores na CPU e o principal deles é chamado de Acumulador. Os registradores são construídos com flip-flops, Memória de Dados que podem reter (armazenar) dados. O acumulador contém um dos dados usados na operação que se deseja e ainda o resultado da Unidade de Entrada e Saída operação, que substitui o dado original. Prof. José Wilson 27Lima Nerys 27 Microprocessadores

28 Unidade Lógica e Aritmética (ULA ou ALU) - realiza funções básicas de processamento de dados (adição, subtração, funções lógicas, etc.). Microcontrolador Microprocessador Memória de Programa Unidade Lógica e Aritmética (ULA) Unidade de Temporização e Controle Memória de Dados Registro de Instruções e Decodificador de Instruções Registradores Unidade de Entrada e Saída Prof. José Wilson 28Lima Nerys 28 Microprocessadores

29 Microprocessador Unidade Lógica e Aritmética (ULA) Unidade de Temporização e Controle Microcontrolador Unidade de Temporização e Controle: Memória de Programa Responsável pela geração dos sinais de controle para todas as unidades, a partir da informação da Unidade de Decodificação. Os sinais de controle são sincronizados, de acordo com o sinal de clock. Memória de Dados Registro de Instruções e Decodificador de Instruções Registradores Unidade de Decodificação: Registrador de Instruções e Decodificador de Instruções Unidade de Entrada e Saída Responsável pela identificação da instrução a ser executada, a partir do código de operação (opcode). Prof. José Wilson 29Lima Nerys 29 Microprocessadores

30 Memória de Programa: ROM (Read-Only Memory) Memória que permite apenas a leitura, ou seja, as suas informações são gravadas pelo fabricante uma única vez e após isso não podem ser alteradas ou apagadas, somente acessadas. Microprocessador Unidade Lógica e Aritmética (ULA) Microcontrolador Memória de Programa Unidade de Temporização e Controle PROM (Programmable Read-Only Memory) Podem ser escritas com dispositivos especiais mas não podem mais ser apagadas. Memória de Dados Registro de Instruções e Decodificador de Instruções EPROM (Erasable Programmable Read-Only Memory) Podem ser apagadas pelo uso de radiação ultravioleta permitindo sua reutilização. Exemplo para o caso do 8051: Microcontrolador 8751 Registradores EEPROM Permite apagar eletricamente e gravar várias vezes. Unidade de Entrada e Saída FLASH Equivalente à memória EEPROM. Porém, ocupa menos espaço; menor consumo de energia; alta durabilidade. Prof. José Wilson 30Lima Nerys 30 Microprocessadores

31 Memória de Programa Universidade Federal de Unidade Goiás Lógica e Aritmética Escola de (ULA) Engenharia Elétrica, Mecânica e de Computação Memória de Dados: Unidade de Temporização e Controle Memória de Dados Registro de Instruções e Decodificador de Instruções Memória RAM Permite a leitura e a gravação de dados. Registradores Unidade de Entrada e Saída Memória Dinâmica (DRAM) Baixa densidade, mas lenta. Capacitores com circuitos com atualização de dados - refresh. Memória estática (SRAM) Alta densidade. Rápida. Baseada em Flip-flops. Memória CACHE - Pequena quantidade de memória RAM estática (SRAM) usada para acelerar o acesso à memória principal (RAM dinâmica). Quando há necessidade de transferir dados da (para) memória dinâmica, estes são antes transferidos para a memória cache Prof. José Wilson 31Lima Nerys 31 Microprocessadores

32 Unidade de Entrada e Saída (I/O) Microprocessador A entrada de dados de um microprocessador (via teclado, mouse ou outros Unidade Lógica e Aritmética dispositivos) e a saída de dados (via (ULA) vídeo, impressora ou outros) exige circuito integrado adicional como interface. Unidade de Temporização e Controle O microcontrolador já possui essa unidade internamente. Exemplos de periféricos usados como unidade de entrada e saída: Registro de Instruções e Decodificador de Instruções CI 8156 RAM e porta de entrada e saída Microcontrolador Memória de Programa Memória de Dados CI 8355 ROM e portas de Registradores entrada e saída) Unidade de Entrada e Saída Prof. José Wilson 32Lima Nerys 32 Microprocessadores

33 Aula Dia Conteúdo 09/03 (Qui) Não haverá aulas 1 14/03 (Ter) Introdução ao curso de Microprocessadores e microcontroladores: histórico e conceitos básicos. 2 16/03 (Qui) Ferramentas de simulação. Arquitetura CISC x Arquitetura RISC 3 21/03 (Ter) 4 23/03 (Qui) Arquitetura, diagrama de blocos dos microprocessadores 8085, 8086/8088 e Microcontroladores 8051 e PIC Princípio de funcionamento dos microprocessadores 8085, 8086/8088 e Microcontroladores 8051 e PIC 5 28/03 (Ter) Registradores de Flags. Princípio de operação da pilha 6 30/03 (Qui) Instruções do Princípios de programação do /04 (Ter) Programação básica do Microprocessador /04 (Qui) Programação básica do Microprocessador /04 (Ter) Prova 1 - conteúdo das aulas 1 a 8 (conceitos básicos, pilha, flags, princípio de funcionamento de microprocessadores e microcontroladores e programação do 8085) Prof. José Wilson 33Lima Nerys 33 Microprocessadores

34 Ferramentas do Curso: 1. Simulador do microprocessador 8085 Abacus 2. Programas aplicados ao microcontrolador 8051: Edição e Compilação: MCU 8051 IDE Simulação: MCU 8051 IDE e Proteus 3. Simulador do PIC MPLAB X IDE Prof. José Wilson 34Lima Nerys 34 Microprocessadores

35 Arquitetura RISC x Arquitetura CISC Prof. José Wilson 35Lima Nerys 35 Microprocessadores

36 Arquitetura RISC Memória de Programa Unidade de Controle Memória de Dados Arquitetura CISC Memória de Programa Unidade de Entrada e Saída Unidade de Controle Memória de Dados Registradores Prof. José Wilson 36Lima Nerys 36 Microprocessadores

37 Arquiteturas em uso nos computadores atuais: CISC Complex Instruction Set Computing (Computador com Conjunto Complexo de Instruções) Exemplos: Intel e AMD RISC Reduced Instruction Set Computing (Computador com Conjunto Reduzido de Instruções) Exemplos: PowerPC (da Apple, Motorola e IBM), SPARC (SUN) e MIPS R2000 Híbrida Combinação de ambas arquiteturas. Exemplo: Pentium Pro. O núcleo mais interno usa filosofia RISC. Prof. José Wilson 37Lima Nerys 37 Microprocessadores

38 38 Algumas Características RISC X CISC: RISC Instruções básicas executadas em apenas 1ciclo uso intenso de superposição na execução de instruções (através de pipeline) Uso reduzido da memória basicamente 2 instruções de acesso à memória (load/store). Instruções de tamanho fixo. Exemplo: as instruções do PIC 16F628 têm tamanho fixo de 14 bits. Muitos registradores. Exemplo: PIC típico possui de 32 a 128 registradores. Não há necessidade de decodificação das instruções antes de executá-las. As instruções são semelhantes às microinstruções da arquitetura CISC. CISC No mínimo 4 ciclos de clock (8085) para executar uma instrução. Tem pouca ou nenhuma superposição na execução de instruções Muitas instruções com acesso à memória. Uso intenso da memória (load, store, mov... ) Instruções de tamanho variável. Exemplo: 8085 tem instruções de 1, 2 e 3 bytes. Poucos registradores. Exemplo: 8085 possui 7 registradores de propósito geral (A, B, C, D, E, H e L) Ciclo de busca inclui busca na memória e identificação em decodificadores. Uso de micro-instruções gravadas no processador. Prof. José Wilson Lima Nerys 38 Microprocessadores

39 Algumas Características RISC X CISC: RISC Número pequeno (ou médio de instruções). Exemplo: PIC 12 e PIC 16 possuem 32 instruções. Instruções simples 1 ciclo para execução Programa compilado tem maior número de instruções em assembly, comparado com mesmo programa implementado em arquitetura CISC. Uso maior de memória CISC Número elevado de instruções. Exemplo: 8085 possui cerca de 74 instruções, que resultam em cerca 255 códigos de operação (opcodes) Instruções complexas múltiplos ciclos para execução. Menor número de instruções assembly, comparado com mesmo programa implementado em arquitetura RISC. No entanto, é mais lento na execução. Uso de uma quantidade menor de memória. Prof. José Wilson 39Lima Nerys 39 Microprocessadores

40 Algumas Características RISC X CISC: Tempo de processamento = tempo ciclo número de ciclos instrução instruções programa Na arquitetura RISC, esse é um item fundamental para aumento do desempenho a execução em paralelo de instruções (com pipeline) reduz o número de ciclos na execução de cada instrução. Na arquitetura CISC, esse é um item fundamental para aumento do desempenho o número de instruções por programa pode ser reduzido, uma vez que cada instrução executa várias tarefas. Prof. José Wilson 40Lima Nerys 40 Microprocessadores

41 Etapas de execução de uma instrução: Prof. José Wilson 41Lima Nerys 41 Microprocessadores

42 CONJUNTO DE INSTRUÇÕES: Grupos de instruções mais comuns em processadores de qualquer arquitetura: Instruções de desvio (No CISC o valor de retorno é guardado na pilha; no RISC é guardado em um registrador. Instruções de transferência entre registradores e memória (No RISC: load/store; no CISC: load, store, mov etc) Instruções de transferência entre registradores Instruções de transferência entre posições de memória Operações aritméticas (soma, subtração...) Operações lógicas (and, or, not, rotação...) Prof. José Wilson 42Lima Nerys 42 Microprocessadores

43 CICLO DE EXECUÇÃO: RISC As instruções são executadas em um único ciclo de via de dados. São instruções muito parecidas com as micro-instruções da arquitetura CISC. Não precisam de decodificação. Não é possível ter instruções de multiplicação e divisão, por exemplo, por exigir muitos ciclos para execução. Multiplicações são resolvidas com adições e deslocamentos. CISC Antes de executar uma instrução, há necessidade de busca da instrução na memória e de decodificação. Utiliza-se micro-códigos gravados no processador, para a execução das instruções. Prof. José Wilson 43Lima Nerys 43 Microprocessadores

44 MEMÓRIA E REGISTRADORES: RISC Possui uma quantidade muito grande de registradores (em média 512 com 32 visíveis por vez: 8 para variáveis globais e ponteiros, 8 para parâmetros de entrada, 8 para variáveis locais e 8 para parâmetros de saída). Número reduzido de acesso à memória (o acesso à memória torna o processamento mais lento). Alocação de variáveis em registradores. Um ou dois modos de endereçamento para acesso à memória CISC Possui um número reduzido de registradores, comparado com o RISC. Alocação de variáveis em posições de memória, ao invés de registradores. Vários modos de endereçamento para acesso à memória. Prof. José Wilson 44Lima Nerys 44 Microprocessadores

45 MICRO-CÓDIGOS: RISC As instruções geradas por um compilador para uma máquina RISC são executadas diretamente no hardware, sem o uso de micro-códigos. A ausência de interpretação contribui para o aumento da velocidade de execução. CISC As instruções básicas são gravadas na forma de micro-códigos, que atuam no hardware estabelecendo os passos de cada instrução. Há necessidade de busca e decodificação das instruções. O programa compilado tem uma quantidade menor de instruções assembly do que um programa RISC, mas é mais lento na execução. Prof. José Wilson 45Lima Nerys 45 Microprocessadores

46 PIPELINE: Técnica usada para acelerar a execução de instruções. A cada ciclo de clock, enquanto uma instrução está na etapa de execução, a instrução seguinte está sendo buscada. O resultado global é que, a cada ciclo, uma nova instrução é iniciada e uma instrução é encerrada. No caso mostrado a instrução B faz referência à memória. Ciclos Busca da instrução A B C D E Execução da instrução A B C D Referência à memória B Prof. José Wilson 46Lima Nerys 46 Microprocessadores

47 PIPELINE: Enquanto a instrução A precisa de apenas um ciclo para busca e um para execução, a instrução B precisa de dois ciclos para execução. Caso a instrução B interfira na etapa de execução da instrução C (por exemplo, usando o mesmo registrador ou quando a instrução C precisa do resultado da instrução B) é necessário aguardar o término da instrução B antes de executar a instrução C. Ciclos Busca da instrução A B C NOP D E Execução da instrução A B NOP C D Referência à memória B Prof. José Wilson 47Lima Nerys 47 Microprocessadores

48 VANTAGENS RISC: Velocidade de execução O uso de pipeline torna os processadores RISC duas a quatro vezes mais rápidos que um CISC de mesmo clock Simplicidade de Hardware Ocupa menos espaço no chip, devido ao fato de trabalhar com instruções simples. Instruções de máquina simples e pequenas, o que aumenta sua performance. Prof. José Wilson 48Lima Nerys 48 Microprocessadores

49 DESVANTAGENS RISC: O desempenho de um processador RISC depende diretamente do código gerado pelo programador. Um código mal desenvolvido pode resultar em tempo de execução muito grande. Um programa originalmente compilado para uma máquina CISC tem um equivalente compilado para máquina RISC com uma quantidade muito maior de códigos assembly, ocupando um espaço maior na memória. A arquitetura RISC requer sistema de memória rápida para alimentar suas instruções. Normalmente possuem grande quantidade de memória cache interna, o que encarece o projeto. Prof. José Wilson 49Lima Nerys 49 Microprocessadores

50 Aula Dia Conteúdo 09/03 (Qui) Não haverá aulas 1 14/03 (Ter) Introdução ao curso de Microprocessadores e microcontroladores: histórico e conceitos básicos. 2 16/03 (Qui) Ferramentas de simulação. Arquitetura CISC x Arquitetura RISC 3 21/03 (Ter) 4 23/03 (Qui) Arquitetura, diagrama de blocos dos microprocessadores 8085, 8086/8088 e Microcontroladores 8051 e PIC Princípio de funcionamento dos microprocessadores 8085, 8086/8088 e Microcontroladores 8051 e PIC 5 28/03 (Ter) Registradores de Flags. Princípio de operação da pilha 6 30/03 (Qui) Instruções do Princípios de programação do /04 (Ter) Programação básica do Microprocessador /04 (Qui) Programação básica do Microprocessador /04 (Ter) Prova 1 - conteúdo das aulas 1 a 8 (conceitos básicos, pilha, flags, princípio de funcionamento de microprocessadores e microcontroladores e programação do 8085) Prof. José Wilson 50Lima Nerys 50 Microprocessadores

51 Prof. José Wilson 51Lima Nerys 51 Microprocessadores

52 Característica Microprocessador 8085 Microprocessador 8088 Microprocessador 8086 Barramento de endereço 16 bits 20 bits 20 bits Capacidade de endereçamento de memória ( 64 kb ) ( 1 MB ) Barramento de dados 8 bits Interno: 16 bits Externo: 8 bits ( 1 MB ) Interno: 16 bits Externo: 16 bits Manipulação de STRINGS NÃO SIM SIM Registradores Internos 8 bits e 16 bits 16 bits 16 bits Uso de segmentação para endereçamento / 8088 NÃO SIM SIM Aritmética Decimal completa NÃO SIM SIM Etapas de Busca e Execução Em sequência: Busca Executa Unidades Independentes: Unidade de Interfaceamento com Barramento (BIU) responsável pela Busca e Unidades Independentes: Unidade de Interfaceamento com Barramento (BIU) responsável pela Busca e Unidade de Execução (EU) Unidade de Execução (EU) Prof. José Wilson 52Lima Nerys 52 Microprocessadores

53 / 8088 Registradores do 8085 Registradores do 8088 / 8086 A Acumulador AH AL (A) AX Acumulador Primário H L Apontador de dados BH BL BX Acumulador e Registrador Base B C CH CL CX Acumulador e Contador D E DH DL DX Acumulador e Endereçador de I/O SP Apontador de pilha SP Apontador de pilha BP SI DI Apontador base usado na pilha Índice da Fonte usado para indexação Índice de Destino usado para indexação PC Contador de Programa IP Ponteiro de Instrução CS Segmento de Código Registradores de DS Segmento de Dados segmento. São usados para a SS Segmento de Pilha formação do ES Segmento Extra endereço absoluto. FLAGS Registrador de Flags FLAGS Registrador de Flags Prof. José Wilson 53Lima Nerys 53 Microprocessadores

54 Arquitetura do 8085 Prof. José Wilson 54Lima Nerys 54 Microprocessadores

55 Arquitetura do 8085 (detalhe) Prof. José Wilson 55Lima Nerys 55 Microprocessadores

56 Arquitetura do 8086/88 Prof. José Wilson 56Lima Nerys 56 Microprocessadores

57 Arquitetura do 8051 Universidade Federal de Goiás Prof. José Wilson 57Lima Nerys 57 Microprocessadores

58 Arquitetura do PIC 16F Universidade Federal de Goiás Prof. José Wilson 58Lima Nerys 58 Microprocessadores

59 Aula Dia Conteúdo 09/03 (Qui) Não haverá aulas 1 14/03 (Ter) Introdução ao curso de Microprocessadores e microcontroladores: histórico e conceitos básicos. 2 16/03 (Qui) Ferramentas de simulação. Arquitetura CISC x Arquitetura RISC 3 21/03 (Ter) 4 23/03 (Qui) Arquitetura, diagrama de blocos dos microprocessadores 8085, 8086/8088 e Microcontroladores 8051 e PIC Princípio de funcionamento dos microprocessadores 8085, 8086/8088 e Microcontroladores 8051 e PIC 5 28/03 (Ter) Registradores de Flags. Princípio de operação da pilha 6 30/03 (Qui) Instruções do Princípios de programação do /04 (Ter) Programação básica do Microprocessador /04 (Qui) Programação básica do Microprocessador /04 (Ter) Prova 1 - conteúdo das aulas 1 a 8 (conceitos básicos, pilha, flags, princípio de funcionamento de microprocessadores e microcontroladores e programação do 8085) Prof. José Wilson 59Lima Nerys 59 Microprocessadores

60 Princípio de Funcionamento 8085 LOAD CLOCK ENABLE A B Chave de 3 estados LOAD CLOCK LOAD CLOCK ENABLE C D ENABLE LOAD CLOCK ENABLE Prof. José Wilson 60Lima Nerys 60 Microprocessadores

61 Célula básica de um registrador: CARREGA (LOAD) Entrada X CLK D Flipflop Q HABILITA SAÍDA (OE) Saída Y Chave 3 estados Linha do barramento CARREGA REGISTRADOR (LOAD) HABILITA SAÍDA (OUTPUT ENABLE) (OE) COMENTÁRIO 0 0 Registradores isolados do barramento. Barramento flutuando 0 1 Transfere dados do registrador para o barramento 1 0 Carrega o registrador com os dados do barramento Prof. José Wilson 61Lima Nerys 61 Microprocessadores

62 Princípio de Funcionamento 8085 MOV D,A LOAD CLOCK A = 15 H LOAD ENABLE B CLOCK LOAD 15 H ENABLE CLOCK C LOAD ENABLE D D = 15 H CLOCK ENABLE Prof. José Wilson 62Lima Nerys 62 Microprocessadores

63 Frequência de Clock CLK f Ciclo de Clock clock f cristal A: f cristal = 500 khz a 3,125 MHz 8085A-2: f cristal = 500 khz a 5 MHz Exemplo: Se f cristal = 2 MHz f clock = 1 MHz T clock = 1 s Prof. José Wilson 63Lima Nerys 63 Microprocessadores

64 Ciclos de Clock, de Máquina e de Instrução Ciclo de Instrução Ciclo de Instrução Ciclo de Máquina 1: M1 Ciclo de Máquina 2 : M2 CLK Estados T1 T2 T3 T4 T1 T2 T3 Ciclo de Busca Ciclo de Execução Ciclo de Execução Prof. José Wilson 64Lima Nerys 64 Microprocessadores

65 Diagrama de Temporização M1 M2 CLK Estados T1 T2 T3 T4 T1 T2 T3 ALE PC FORA PC+1 PC INST IR PC FORA PC+1 PC INST IR A15-A8 PC H PC H AD7-AD0 PC L INST PC L INST Prof. José Wilson 65Lima Nerys 65 Microprocessadores

66 M1 M2 T1 T2 T3 T4 T1 T2 T3 PC FORA PC+1 PC INST IR SBE PC FORA PC+1 PC INST IR A15-A8 PC H PC H AD7-AD0 PC L INST PC L INST ALE RD\ WR\ IO-M\ Prof. José Wilson 66Lima Nerys 66 Microprocessadores

67 Princípio de Funcionamento 8088/8086: A BIU coloca o conteúdo do IP (que é somado ao registrador CS) no barramento para efetuar a busca de instrução; O registrador IP é incrementado (aponta para a próxima instrução); A instrução lida é passada para a fila; A EU pega a primeira instrução da fila; Enquanto a EU executa esta instrução a BIU faz uma nova busca de instrução para preencher a fila. Se a instrução a ser executada pela EU for muito demorada a BIU preenche toda a fila. Prof. José Wilson 67Lima Nerys 67 Microprocessadores

68 Princípio de Funcionamento 8088/8086: Há 2 situações em que não são aproveitadas as instruções contidas na fila. São elas: Na execução de instruções de desvio. Neste caso a fila é descartada (ou seja, é sobrescrita); Quando a instrução faz referência à memória. Prof. José Wilson 68Lima Nerys 68 Microprocessadores

69 Segmentação Consiste em combinar 2 registradores de 16 bits para gerar um endereço de memória de 20 bits (2 20 = = 1 Mb) Registrador de Segmento + Registrador de Offset Endereço Físico = (Conteúdo do Registrador de Segmento) 16 + (Conteúdo do Registrador de Offset) Prof. José Wilson 69Lima Nerys 69 Microprocessadores

70 Endereço Físico (ou absoluto) XXXX0 0YYYY Registrador de Segmento (16 bits) 15 0 Extra Segment - ES Code Segment - CS Stack Segment - SS Data Segment - DS Registrador de Offset (16 bits) 15 0 Stack Pointer - SP Base Pointer - BP Source Index - SI Destination Index - DI Prof. José Wilson 70Lima Nerys 70 Microprocessadores

71 Vantagens da Utilização de Memória Segmentada Por haver uma área específica para armazenamento de código e outras áreas para armazenamento de dados, pode-se trabalhar com tipos diferentes de conjuntos de dados. (por exemplo, em um ambiente multitarefa onde um programa atende várias entradas de dados). Programas que referenciam endereços lógicos (0000 a FFFF no caso do 8088) podem ser carregados em qualquer espaço (físico) da memória (00000 a FFFFF): possibilita a realocação de programas. Prof. José Wilson 71Lima Nerys 71 Microprocessadores

72 Memória Offset + Byte Endereçado Segment o 16 Início do Segmento Exemplo 1: Exemplo 2: Segmento = 2000H; Offset = 2000H Representação: 2000H:2000H Endereço Físico = 20000H H = 22000H Segmento = 4000H; Offset = 2000H Representação: 4000H:2000H Endereço Físico = 40000h h = 42000h Prof. José Wilson 72Lima Nerys 72 Microprocessadores

73 Alocação de diferentes regiões para diferentes conjuntos de dados F F F F F H Offset + CS 16 Offset + DS 16 Offset + ES 16 Offset + SS kb 64 kb 64 kb 64 kb H Prof. José Wilson 73Lima Nerys 73 Microprocessadores

74 Princípio de Funcionamento 8051 T clock f 1 clock Se f = 12 MHz Se f = MHz T T máquina T máquina máquina 12 T 12 12MHz Prof. José Wilson 74Lima Nerys 74 Microprocessadores 12 11,0592 clock 1 s MHz 12 f clock 1,085 s

75 Princípio de Funcionamento 8051 Estado S1: a próxima instrução é buscada na ROM, colocada no barramento principal e encaminhada para o registrador IR. Estado S2: a instrução é decodificada e o PC é incrementado. Estado S3: os operandos da instrução são preparados Prof. José Wilson 75Lima Nerys 75 Microprocessadores

76 Princípio de Funcionamento 8051 Estado S4: os operandos são enviados para os registradores temporários TMP1 e TMP2, na entrada da ULA Estado S5: a ULA executa a instrução Estado S6: o resultado da ULA é colocado no barramento principal e encaminhado para o registrador final. Prof. José Wilson 76Lima Nerys 76 Microprocessadores

77 Aula Dia Conteúdo 09/03 (Qui) Não haverá aulas 1 14/03 (Ter) Introdução ao curso de Microprocessadores e microcontroladores: histórico e conceitos básicos. 2 16/03 (Qui) Ferramentas de simulação. Arquitetura CISC x Arquitetura RISC 3 21/03 (Ter) 4 23/03 (Qui) Arquitetura, diagrama de blocos dos microprocessadores 8085, 8086/8088 e Microcontroladores 8051 e PIC Princípio de funcionamento dos microprocessadores 8085, 8086/8088 e Microcontroladores 8051 e PIC 5 28/03 (Ter) Registradores de Flags. Princípio de operação da pilha 6 30/03 (Qui) Instruções do Princípios de programação do /04 (Ter) Programação básica do Microprocessador /04 (Qui) Programação básica do Microprocessador /04 (Ter) Prova 1 - conteúdo das aulas 1 a 8 (conceitos básicos, pilha, flags, princípio de funcionamento de microprocessadores e microcontroladores e programação do 8085) Prof. José Wilson 77Lima Nerys 77 Microprocessadores

78 Flags no 8085 Registrador F: Registra o estado da última operação realizada na ULA Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 S Z AC P CY Prof. José Wilson 78Lima Nerys 78 Microprocessadores

79 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 S Z AC P CY Flag de Sinal: Assume valor 0 para número positivo (bit 7 = 0) e 1 para negativo (bit 7 = 1) Flag de Zero: Assume valor 0 para número diferente de zero e 1 para número igual a zero. Flag Auxiliar de Carry: Assume valor 1 quando há transporte do Bit 3 para o Bit 4 Prof. José Wilson 79Lima Nerys 79 Microprocessadores

80 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 S Z AC P CY Flag de Paridade: Assume valor 1 quando há uma quantidade par de dígitos 1 no acumulador. Assume valor 0 quando há uma quantidade ímpar. Flag de Carry: Assume valor 1 quando há transporte do Bit 7 para o bit 8 (O Bit 8 é fora do acumulador) Prof. José Wilson 80Lima Nerys 80 Microprocessadores

81 Registrador de Flags 8086 (Registrador de Estado do Programa (PSW) É um registrador de 16 bits, mas apenas 9 bits são usados para as flags: Seis deles são bits de status que refletem os resultados de operações aritméticas e lógicas. Três são bits de controle O D I T S Z A P C Flag de Overflow Flag de Trap Flag Auxiliar de Carry Flag de Direção Flag de Sinal Flag de Paridade Flag de Interrupção Flag de Zero Flag de Carry Prof. José Wilson 81Lima Nerys 81 Microprocessadores

82 Registrador de Flags 8086 (Registrador de Estado do Programa (PSW) Flags de Status C Flag de carry reflete o vai um do bit mais significativo, nas operações aritméticas (de 8 ou 16 bits). Ele também é modificado por algumas instruções de rotação e deslocamento. Nas operações de subtração (aritmética em complemento dois) o carry é invertido e passa a funcionar como borrow (empréstimo). Se, após uma operação de subtração, obtém-se C = 1, isso indica que não houve borrow, mas C=0, indica que houve borrow. P Flag de Paridade indica a paridade (par), dos 8 bits menos significativos, do resultado da operação realizada. P = 1 número par de 1 nos 8 bits menos significativos P = 0 número ímpar de 1 nos 8 bits menos significativos A Flag Auxiliar de Carry reflete o vai um do bit 3, em uma operação de 8 bits. Prof. José Wilson 82Lima Nerys 82 Microprocessadores

83 Registrador de Flags 8086 (Registrador de Estado do Programa (PSW) Flags de Status Z Flag de Zero indica se uma operação teve zero como resultado. Z = 1 se o resultado da operação for igual a zero Z = 0 se o resultado da operação for diferente de zero S Flag de Sinal é igual ao bit de mais alta ordem do resultado de uma operação aritmética. S = 0 resultado positivo S = 1 resultado negativo O Flag de Overflow seu conteúdo é obtido através de uma operação XOR do carry in com o carry out do bit de mais alta ordem do resultado de uma operação aritmética. Ele indica um overflow de magnitude, em aritmética binária com sinal. Indica que o resultado é muito grande para o campo destino. Prof. José Wilson 83Lima Nerys 83 Microprocessadores

84 Registrador de Flags 8086 (Registrador de Estado do Programa (PSW) O Flag de Overflow seu conteúdo é obtido através de uma operação XOR do carry in com o carry out do bit de mais alta ordem do resultado de uma operação aritmética. CY_IN CY_OUT OV = (XOR) Prof. José Wilson 84Lima Nerys 84 Microprocessadores

85 Registrador de Flags 8086 (Registrador de Estado do Programa (PSW) Flags de Controle T Flag de Trap (armadilha) usada para a depuração de programas. Coloca o 8086 no modo passo a passo. Após cada instrução uma interrupção é gerada automaticamente. I Flag de Interrupção habilita ou desabilita a interrupção externa (pedida pelo pino INTR). Ao contrário do 8085, onde as interrupções RST 7.5, RST 6.5 e RST 5.5 podem ser habilitadas/desabilitadas individualmente, no 8086 todas são habilitadas ou desabilitadas ao mesmo tempo. A habilitação/ desabilitação individual pode ser feita através do controlador de interrupção I = 1 interrupção habilitada I = 0 interrupção desabilitada D Flag de Direção determina se as operações com strings vão incrementar ou decrementar os registradores de indexação (SI e DI). D = 1 SI e DI serão decrementados, ou seja, a string será acessada a partir do endereço mais alto em direção ao mais baixo. D = 0 SI e DI serão incrementados, ou seja, a string será acessada a partir do endereço mais baixo em direção ao mais alto. Prof. José Wilson 85Lima Nerys 85 Microprocessadores

86 Registrador de Flags 8051 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 CY AC F0 RS1 RS0 OV P Carry Auxiliar de Carry Uso Geral Overflow Paridade RS1 RS0 Banco Selecionado Prof. José Wilson 86Lima Nerys 86 Microprocessadores

87 Registrador de Flags 8051 OV overflow A flag de overflow é setada quando há um carry do bit 7, mas não do bit 6 ou um carry do bit 6, mas não bit 7. A flag de overflow é útil em operações com número sinalizado representados na forma de complemento de 2. Há duas situações que resultam em OV setado: Se a soma de dois números positivos for maior que 7F H e menor que FFH a flag de overflow indica que o número não deve ser interpretado como número negativo. Se a soma de dois números negativos (bit 7 = 1) resultar em um número no intervalo de 00 H a 7F H (ou 100 H a 17F H, considerando a flag de carry, que sempre estará presente nessa situação), a flag de overflow indicará que o número não é pra ser interpretado como número positivo. Prof. José Wilson 87Lima Nerys 87 Microprocessadores

88 Exemplos para a flag de overflow: 1. MOV A,#100 64H = : ADD A,#44 2CH = : Registrador de Flags 8051 Resultado: 144 = 90 H = : (OV = 1) Decimal Hexadecimal H CH H Há transporte do bit 6 para o 7, mas não há do bit 7 para o bit 8. Os dois números (64H e 2CH) são positivos na operação com sinal. Assim, o resultado deve ser interpretado como número positivo, mesmo tendo bit 7 igual a 1. Prof. José Wilson 88Lima Nerys 88 Microprocessadores

89 Exemplos para a flag de overflow: Registrador de Flags ADD,#01H (Ao resultado da operação anterior: 90H) Resultado: 145 = 91 H = : (OV = 0) H H H Não há transporte do bit 6 para o 7, nem do bit 7 para o bit 8. O número 90H é negativo nas operações com sinal e o número 01H é positivo. Nesse caso não há flag de overflow. Prof. José Wilson 89Lima Nerys 89 Microprocessadores

90 Pilha no 8085 e 8051 Prof. José Wilson 90Lima Nerys 90 Microprocessadores

91 Região de memória usada para guardar endereço de retorno e valores temporários Instruções que usam a pilha: CALL RET PUSH POP Interrupções SP Endereço Mnemônico Código 2000 H LXI SP,20FFH 31 FF H 2004 H xxxxx xxxxx xxxxx xxxxx 20FF H Prof. José Wilson 91Lima Nerys 91 Microprocessadores

92 Transferência de dados envolve sempre um par de bytes 16 bits O byte mais significativo é sempre guardado primeiro na pilha O byte menos significativo é retirado primeiro da pilha O Ponteiro de Pilha SP aponta sempre para o topo da pilha (último valor armazenado) Registradores utilizados PSW A + Flags B B + C D D + E H H + L Prof. José Wilson 92Lima Nerys 92 Microprocessadores

93 PUSH reg16 guarda conteúdo do registrador de 16 bits na pilha 1. O valor de SP é decrementado em 1 2. O byte mais significativo é armazenado na posição SP 1 3. O valor de SP é decrementado em 1 4. O byte menos significativo é armazenado na posição SP 2 POP reg16 carrega registrador de 16 bits com conteúdo da pilha 1. O conteúdo apontado por SP é copiado para o byte menos significativo 2. O valor de SP é incrementado em 1 3. O conteúdo apontado por SP + 1 é copiado para o byte mais significativo 4. O valor de SP é incrementado em 1 Prof. José Wilson 93Lima Nerys 93 Microprocessadores

94 Exemplo: A = 01 H, F = 23 H, B = 45 H, C = 67 H PUSH PSW Flags PUSH B Endereço da RAM Conteúdo Endereço da RAM Conteúdo 2089 SP inicial: A 208B 2090h 208A 208B 208C 208D 208C D 45 C B F 208E E 23 F A 208F F 01 A SP após a instrução: 208Eh SP após a instrução: 208Ch Prof. José Wilson 94Lima Nerys 94 Microprocessadores

95 Exemplo: A = 01 H, F = 23 H, B = 45 H, C = 67 H POP B POP PSW Endereço da RAM Conteúdo Endereço da RAM Conteúdo A 208A 208B 208B 208C D C D 45 C B F 208E E 23 F A 208F F 01 A SP após a instrução: 208Eh SP após a instrução: 2090h Prof. José Wilson 95Lima Nerys 95 Microprocessadores

96 Pilha Exemplo de aplicação Endereço Mnemônico Código 2000 H LXI SP,203FH H MVI A,20H 3E H PUSH PSW F H CALL MOSTRAA CD 6E H POP PSW F1 200A H ADI 01H C C H JNZ 2005 H DA F H JMP 2003 C H Prof. José Wilson 96Lima Nerys 96 Microprocessadores

97 Pilha no 8051 Transferência de dados envolve dados de 8 bits e 16 bits. Registradores de 16 bits, como DPTR, são guardados em duas operações PUSH e retiradas em duas operações POP Exemplos: PUSH ACC Guarda conteúdo do acumulador PUSH DPH Guarda 8 bits mais significativos do DPTR PUSH DPL Guarda 8 bits menos significativos do DPTR POP ACC Recupera conteúdo do acumulador Prof. José Wilson 97Lima Nerys 97 Microprocessadores

98 Ao contrário do 8085, o apontador de pilha SP é incrementado no 8051, nas operações PUSH. PUSH reg8 guarda conteúdo do registrador de 8bits na pilha 1. O valor de SP é incrementado em 1 2. O byte é armazenado na posição SP + 1 POP reg8 carrega registrador de 8bits com conteúdo da pilha 1. O conteúdo apontado por SP é copiado para o registrador indicado 2. O valor de SP é decrementado em 1 Prof. José Wilson 98Lima Nerys 98 Microprocessadores

99 Diferenças básicas entre o uso da Pilha no 8051 e no 8085 Característica Variação do apontador de pilha SP Região da memória SP é decrementado nas operações para guardar valores na pilha (PUSH, CALL, chamada de interrupção) A região da pilha é a mesma do programa do usuário, podendo haver sobreposição SP é incrementado nas operações para guardar valores na pilha (PUSH, CALL, chamada de interrupção) A pilha é reservada na memória RAM e o programa na memória ROM, não havendo risco de sobreposição Tamanho do dado guardado São movimentados 16 bits em cada operação de pilha São movimentados 8 bits nas operações PUSH e POP e 16 bits nas operações LCALL, RET e chamadas de interrupção. Prof. José Wilson 99Lima Nerys 99 Microprocessadores

100 Aula Dia Conteúdo 09/03 (Qui) Não haverá aulas 1 14/03 (Ter) Introdução ao curso de Microprocessadores e microcontroladores: histórico e conceitos básicos. 2 16/03 (Qui) Ferramentas de simulação. Arquitetura CISC x Arquitetura RISC 3 21/03 (Ter) 4 23/03 (Qui) Arquitetura, diagrama de blocos dos microprocessadores 8085, 8086/8088 e Microcontroladores 8051 e PIC Princípio de funcionamento dos microprocessadores 8085, 8086/8088 e Microcontroladores 8051 e PIC 5 28/03 (Ter) Registradores de Flags. Princípio de operação da pilha 6 30/03 (Qui) Instruções do Princípios de programação do /04 (Ter) Programação básica do Microprocessador /04 (Qui) Programação básica do Microprocessador /04 (Ter) Prova 1 - conteúdo das aulas 1 a 8 (conceitos básicos, pilha, flags, princípio de funcionamento de microprocessadores e microcontroladores e programação do 8085) Prof. José Wilson 100Lima Nerys 100 Microprocessadores

101 Instruções de Transferência de Dados do 8085 Instrução Efeito Descrição MOV A,B (A) (B) Copia no registrador A (acumulador) o conteúdo do registrador B MOV C,E (C) (E) Copia no registrador C o conteúdo do registrador E MOV A,M (A) ((H,L)) Copia no registrador A o conteúdo da posição de memória M, indicada pelos registradores H e L MVI D,byte (D) byte Carrega o registrador D com valor byte, buscado na memória MOV M,B ((H,L)) (A) Copia na posição de memória M, indicada pelos registradores H e L, o conteúdo do registrador A o conteúdo LXI H,word (HL) word Carrega registrador duplo HL com o valor de 16 bits word LDA ender. (A) (ender.) Carrega acumulador com conteúdo do endereço ender. STA ender. (ender.) (A) Copia no endereço ender. o conteúdo do acumulador XCHG (H) (D) (L) (E) Os conteúdos dos registradores H e L são trocados com os conteúdos dos registradores D e E. Obs.: as instruções de transferência de dados não afetam nenhuma flag. Prof. José Wilson 101Lima Nerys 101 Microprocessadores

102 Exemplos usando instruções de transferência de dados Endereço Instrução Descrição 2000H MVI C,20H O registrador C é carregado com o valor hexadecimal 20h 2002H MOV B,C Copia em B o conteúdo do registrador C 2003H LXI H,2030H Carrega registradores H e L com os valores 20H e 30H 2006H 2007H 200AH MOV M,B LDA 2030H XCHG Copia o conteúdo de B na posição de memória apontada por HL (2030H) Copia no acumulador o conteúdo da posição na posição de memória M, indicada pelos registradores H e L, o conteúdo do registrador A o conteúdo Os conteúdos dos registradores H e L são trocados com os conteúdos dos registradores D e E. Assim, D=20H e E=30H Prof. José Wilson 102Lima Nerys 102 Microprocessadores

103 Instruções Aritméticas do 8085 Instrução Efeito Descrição ADD B A A + B Acumulador A recebe o resultado da adição A + B ADC D A A + D + CY Acumulador recebe o resultado da adição A + B + CY ADI byte A A + byte Acumulador recebe o resultado da adição A + byte ACI byte A A +byte +CY Acumulador recebe o resultado da adição A + byte + CY SUB M A A - ((H,L)) Acumulador recebe resultado da subtração A conteúdo da posição indicada pelo registrador duplo HL SUI byte A A byte Acumulador recebe o resultado da subtração A byte INR C C C + 1 Incrementa em 1 o conteúdo do registrador C INX H HL HL + 1 Incrementa em 1 o conteúdo do registrador duplo HL DCR L L L 1 Decrementa em 1 o conteúdo do registrador L DCX B BC BC 1 Decrementa em 1 o conteúdo do registrador duplo BC DAA Faz o ajuste decimal do conteúdo do acumulador Obs.: Todas as flags (com poucas exceções) são afetadas: Z, S, P, CY, AC Prof. José Wilson 103Lima Nerys 103 Microprocessadores

104 Exemplos usando instruções de transferência de dados e aritméticas Endereço Instrução Descrição 2000H MVI A,20H O registrador A é carregado com o valor hexadecimal 20h 2002H MVI B,30H O registrador B é carregado com o valor hexadecimal 30h 2004H ADD B O acumulador recebe o resultado de A + B 2005H INR A Incrementa em 1 unidade o conteúdo do acumulador 2006H SUI 02H Subtrai em duas unidades o conteúdo do acumulador 2008H ADI 05H Adiciona 05H ao conteúdo do acumulador 200AH DAA Faz o ajuste decimal do conteúdo do acumulador 200BH LXI D,2050H Carrega registradores D e E com valores 20H e 50H 200EH INX D Incrementa em 1 registrador duplo DE 200FH LXI H,2070H Carrega registradores H e L com valores 20H e 10H 2012H DAD D Adiciona o conteúdo de DE ao conteúdo de HL Prof. José Wilson 104Lima Nerys 104 Microprocessadores

105 Instruções de Desvio do 8085 Instrução Efeito Descrição JMP ender. PC ender. JNC ender. PC ender., se CY=0 JC ender. PC ender., se CY=1 JNZ ender. PC ender., se Z=0 JZ ender. PC ender., se Z =1 CALL ender. RET PC ender. ((SP)) ender. + 3 PC ((SP)) Processamento é desviado, de forma incondicional, para o endereço ender.. Processamento é desviado para o endereço ender., se a flag de carry CY for zero (CY = 0). Processamento é desviado para o endereço ender., se a flag de carry CY estiver setada (CY = 1). Processamento é desviado para o endereço ender., se a flag de zero Z for zero (Z = 0). Processamento é desviado para o endereço ender., se a flag de zero Z estiver setada (Z = 1). Processamento é desviado para uma subrotina, cujo endereço é ender.. Retorna ao encontrar RET. Busca a pilha a posição da próxima instrução e retorna para o processamento anterior do programa. Obs.: as instruções de desvio não afetam nenhuma flag. Prof. José Wilson 105Lima Nerys 105 Microprocessadores

106 Exemplos usando instruções de desvio Endereço Instrução Descrição 2000H MVI A,20H O registrador A é carregado com o valor hexadecimal 20h 2002H MVI B,30H O registrador B é carregado com o valor hexadecimal 30h 2004H ADD B O acumulador recebe o resultado de A + B 2005H JNC 2004H Se CY=0, desvia para 2004; se CY=1, vai para a próxima linha 2008H DCR B Decrementa o registrador B 2009H JNZ 2008H Se Z=0, desvia para 2008H; se Z=1, vai para a próxima linha Prof. José Wilson 106Lima Nerys 106 Microprocessadores