ATENÇÃO: A partir da amostra da aula, terá uma idéia de onde o treinamento de eletroeletrônica poderá lhe levar.

Transcrição

1 ATENÇÃO: O material a seguir é parte de uma das aulas da apostila de MÓDULO 4 que por sua vez, faz parte do CURSO de ELETRO ANALÓGICA -DIGITAL que vai do MÓDULO ao 4. A partir da amostra da aula, terá uma idéia de onde o treinamento de eletroeletrônica poderá lhe levar. Você poderá adquirir o arquivo digital da apostila completa (6 aulas), ou ainda na forma impressa que será enviada por por correio. Entre na nova loja virtual CTA Eletrônica e veja como: Além de ter a apostila e estuda-la, torne-se aluno e assim poderá tirar dúvidas de cada uma das questões dos blocos atrelados a cada uma das aulas da apostila, receber as respostas por , fazer parte do ranking de módulos e após a conclusão do módulo com prova final, participar do ranking geral e poder ser chamado por empresas do ramo de eletroeletrônica. Saiba mais como se tornar um aluno acessando nossa página de cursos:

2 AULA 3 DIGITAL - 4 Conversor Digital-Analógico e Analógico-Digital A quantidade de bit s e a taxa de amostragem Resolução, Aliasing, Dither, Oversampling Comparador Digital (CD4063) - CAF Digital Multiplicadores e Divisores de Frequência Defasador digital de 90º DIGITAL - ANALÓGICO A eletrônica digital tornou-se a base para um grande memórias (chamado de registrador paralelo). avanço tecnológico e de grande ajuda no Esses códigos paralelos (S0, S, S2 e S3) são processamento e transmissão de sinais. O grande transferidos ao conversor DA (Digital-Analógico), problema é que em nosso dia a dia, todos os que pode ser representando pela montagem M-3, sentidos humanos e campos eletromagnéticos que onde os códigos na entrada do circuito, nos rodeiam, são analógicos e portanto não podem determinarão que os resistores assumam valores ser processados corretamente por circuitos digitais. tais que colocarão uma realimentação ao A solução para este problema foi criar circuitos que operacional e com isso, será determinada uma transformem os sinais analógicos em sinas digitais tensão de saída, que poderá variar em 6 e também circuitos que transformem os sinais possibilidades. Após o conversor DA, teremos que digitais novamente em sinais analógicos, que ter o filtro final (low-pass-filter) para que as possam ser compreendidos pelos seres humanos variações entre os 6 patamares de tensão possam ou máquinas de diversos tipos. Vamos começar ser as mais suaves possíveis. com os Conversores Digitais-Analógicos (D/A). figura Na figura 3, temos a diagramação em blocos de um circuito conversor digital-analógico. IN DAC OUT IN Série/Paralelo Registrador de deslocamento S0 S S2 S3 REGISTRADOR PARALELO S0 S S2 S3 D/A BUFFER OUT OSCILADOR figura 3 A simbologia utilizada para o conversor DAC (Conversor Digital-Analógico), pode ser vista na SÉRIE-PARALELO: Este bloco figura, enquanto a simbologia para o conversor representa um circuito conversor de sinais seriais ADC (Conversor Analógico-Digital), pode ser vista numa saída de dados digitais paralelos (registrador na figura 2. figura 2 de deslocamento), que foi estudado anteriormente na aula 2. Podemos imaginar que este bloco seja o mesmo circuito da figura, aula 2. IN ADC OUT OSCILADOR E DIVISOR: Na figura 3a e 3b (aula 2) tínhamos o circuito de clock formado a partir de um oscilador e posteriormente um circuito de divisão para gerar o clock do sinal paralelo, cuja frequência deve ser um submúltiplo do clock; esta divisão será tantas vezes quanto for o número de bits da saída paralela. Fizemos um estudo anterior onde vimos que os REGISTRADOR PARALELO: responsável por ter sinais digitais série quando processados, podem em sua entrada uma série de variações ou ser convertidos em código paralelo. Assim, o deslocamento de bit s, cujas variações serão primeiro passo será transformar os sinais digitais passadas e memorizadas para a saída, até que seriais em códigos binários paralelos (conversor novo pulso de clock mude a saída. O circuito pode série-paralelo ou registrador de deslocamento); ser visto na figura 47 da aula. depois devemos criar um segundo clock (clock A/D: O conversor Digital-Analógico paralelo) que deverá ser uma divisão do clock serial propriamente dito pode ser visto na figura 4, sendo pelo número de bits do sinal paralelo, visando este baseado em tensões discretas geradas a partir armazenar o código paralelo em outro conjunto de FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - DIGITAL 65

3 de divisores de tensão. FILTRAGEM: ainda na figura 3 (página anterior) Inicialmente os dados binários irão chavear teremos um capacitor na saída do circuito que transistores ( para cada bit) que formarão um filtrará (LPF) as altas frequências geradas pelo sinal divisor resistivo com R5 (R, R2, R3 e R4); este digital, integrando o sinal analógico. divisor resistivo irá determinar o ganho do Teremos então na saída um sinal analógico cuja Amplificador, quanto menor o resistor equivalente amplitude dependerá da codificação binária da entre R a R4 maior será o ganho do amplificador e entrada digital. Este sinal normalmente é serial, consequentemente maior será a tensão de saída mas os conversores comerciais, geralmente (sinal analógico). possuem apenas entrada paralela, sendo necessário o circuito conversor série paralelo +B compatível com o clock serial e com uma saída paralela com o mesmo número de bits da entrada REFORÇADOR BOOSTER do conversor D/A. SAÍDA Na figura 5, podemos ver o conversor Digital- ANALÓGICA Analógico, montado no módulo (M-3), que 2 P mostra de forma muito simples, como dados paralelos, colocados nas chaves (aqui serão níveis de tensão de 2V ou 0V) SW, SW2, SW3 e SW4, R5 serão combinados de forma a gerar uma tensão DC FILTRAGEM em 6 níveis diferentes que após deverá ser filtrada. R5 -B ANALÓGICO - DIGITAL R4 R3 R2 R A4 A3 A2 A figura 4 ENTRADA PARELELA DIGITAL Na saída do amplificador já teremos um sinal digital convertido em sinal analógico; o potenciômetro P ajustará a tensão de referência do amplificador (entrada não-inversora), determinando a tensão de /2 Vcc da saída do amplificador (nível DC do sinal analógico). BUFFER: Na figura 3, temos um segundo amplificador, que servirá de reforço para o sinal analógico, dando ganho em corrente e ajustando sua amplitude. Vamos ver como poderemos converter os sinais (tensão) analógicos numa codificação binária digital para ser processado ou transmitido por circuitos digitais. Vamos pegar como exemplo de um sinal analógico, uma senoide como mostra a figura 6.,2V 4,2V figura 6 Este sinal analógico pode ter infinitos valores entre o pico máximo e o pico mínimo (amplitude do sinal). O primeiro passo será determinar quantos bits terá nossa saída digital; quanto mais bits maior será a resolução e qualidade do sinal digital. Estes bits gerarão um número de combinações, figura 5 determinando os níveis discretos de tensão; como exemplo vamos fixar a saída digital em 4 bits. Estes 4 bits determinarão uma saída com 6 níveis de tensão. Como no nosso exemplo temos 3 Vpp vamos supor que a amplitude máxima seja 5V e a mínima 0V permitindo sinais de até 5 Vpp. Dividindo 5V em 5 intervalos (6 níveis) teremos 5V/5 = 0,333V por nível, formando os níveis discretos como mostra a figura 7. O próximo passo é determinar a frequência do clock serial que irá determinar a qualidade de preservação do sinal analógico em códigos digitais; quanto maior a frequência mais pontos d e a m o s t r a g e m t e r e m o s e consequentemente melhor fidelidade do 66 FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - DIGITAL

4 sinal digital comparado com o sinal analógico. figura 7 NÍVEIS ANALÓGICOS QUANTIZADOS 5V DIGITAL de amostragem) devemos retirar do sinal analógico as amostras analógicas e finalmente quantizarmos o sinal analógico em níveis discretos pré-fixados (6 níveis para 4 bits); transformando o sinal analógico num sinal quantizado, como mostra a figura 0. figura 0 6 NÍVEIS PARA 4 BITS V 0,66V 0,33V 0V Por outro lado qual deverá ser a frequência mínima de amostragem (clock) para representarmos um sinal analógico. Podemos voltar ao nosso exemplo da figura 6, e pegarmos uma frequência de amostragem qualquer e olharmos o sinal quantizado a partir desta amostragem, como nos mostra a figura 8. SINAL ANALÓGICO COM PONTOS DE AMOSTRAGEM figura 8 SINAL QUANTIZADO PELOS PONTOS Podemos ver que para as baixas frequências o sinal quantizado ainda representa o sinal analógico, mas nas altas frequências o sinal quantizado descaracterizou completamente o sinal analógico. Como o sinal analógico pode ser genericamente representado por um ciclo acendente (semiciclo positivo) e outro decendente (semiciclo negativo) teremos que ter no mínimo dois pontos de amostragem no mesmo ciclo do sinal analógico; como a frequência é dada por ciclos em segundos teremos que ter no mínimo uma frequência de amostragem igual ao dobro da maior frequência do sinal analógico (figura 9). figura 9 SINAL ANALÓGICO COM PONTOS DE AMOSTRAGEM PARTE DO SINAL DESCARACTERIZADO SINAL ANALÓGICO COM PONTOS DE AMOSTRAGEM Existe um teorema matemático que prova que a taxa mínima de amostragem digital para mantermos a representação de um sinal analógico é de 2,3 vezes a maior frequência do sinal amostrado; mas na prática os conversores comerciais utilizam a taxa mínima de apenas 2 vezes. Se nosso exemplo da figura 6 for um sinal de áudio podemos prever que a maior frequência audível para o ser humano é 20kHz portanto neste caso a menor frequência de amostragem deverá ser de 46 khz (clock mínimo); é claro que se pudermos utilizar um clock com frequências superiores a esta, teremos uma melhoria no sinal nas altas frequências Agora que escolhemos também a frequência do clock (taxa Depois podemos passar os níveis do sinal para o código binário correspondente, através de um arranjo de várias portas lógicas gerando o respectivo código binário para cada nível, gerando um sinal digital de 4 bits paralelos, como mostra o diagrama em blocos da figura. L P F SINAL ANALÓGICO figura QUANTI- ZADOR OSCILADOR A/D SAÍDAS DIGITAIS Este diagrama representa todo o tratamento necessário para transformarmos um sinal analógico em níveis binários digitais. LPF e BUFFER : O LPF serve, como já comentado, para limitar a máxima frequência digitalizada dependendo da frequência de amostragem e normalmente é formado por capacitores e indutores; o BUFFER é o circuito reforçador formado basicamente por transistores amplificadores ou operacionais. CHAVE SAMPLE & HOLD : Esta chave serve para retirar uma amostragem (sample) e fazer a retenção (hold) do mesmo para o circuito de quantização. CIRCUITO QUANTIZADOR : Ele transformará as amostras do sinal analógico em níveis discretos de acordo com a frequência de amostragem e número de bits. A/D : Este circuito é o que realmente transforma os níveis quantizados numa combinação binária, ele é formado por comparadores de tensão, geralmente implementados com operacionais, e depois sua codificação binária é gerada pela associação de portas lógicas, como ilustra a figura 2. OSCILADOR: Este pode ser gerado a partir de astáveis ou osciladores a cristais subdivididos até gerar a frequência de amostragem e o clock digital (paralelo). Estes tipos de conversores Analógico-digital foram utilizados em quase todos os tipos de aparelhos eletrônicos; mas com a evolução digital/eletrônica foram criados novos tipos de conversores mais eficientes, baseado em contadores e comparadores. Estes novos conversores FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - DIGITAL 67

5 Entrada quantizada estão baseados no diagrama em blocos simplificado da figura 3. figura 3 L P F +B SINAL ANALÓGICO BUFFER OSCILADOR figura 2 D/A CIRCUITO LÓGICO SAÍDAS DIGITAIS SAÍDA DIGITAL PARALELA DIGITAL contador continuará gerando combinações digitais até coincidir com o nível analógico; quando ocorrer esta coincidência o circuito comparador irá resetar o contador e disparar o registrador mandando para a saída do nosso conversor A/D a combinação binária correta. Temos ainda o oscilador que irá determinar a taxa de amostragem deste conversor através do clock do contador e também irá gerar através de subdivisão o clock digital do sinal paralelo. Este conversor aumentará a qualidade do sinal digitalizado e também poderá ser implementado apenas com circuitos digitais diminuindo o uso de componentes analógicos como capacitores, indutores e diodos. Na figura 4 temos um exemplo de um conversor analógico digital baseado neste diagrama em blocos. Neste circuito temos um conversor A/D de 4 bits com uma entrada analógica e uma saída digital paralela (4 bits). Para entender o circuito temos como exemplo uma entrada analógica com 3V de tensão. O circuito contador está funcionando através dos pulsos de clock cuja frequência deverá ser bem maior que a frequência do sinal analógico (mínimo 2,3 vezes); quando a saída do contador chegar a combinação binária 0, o conversor D/A irá gerar na entrada inversora do operacional uma tensão um pouco maior que 3V, fazendo a saída deste ir para nível baixo, bloqueando os pulsos de clock do contador, mantendo-o na combinação 0. Ao mesmo tempo através do inversor os s (registrador) receberão um pulso de clock, mandando esta combinação binária (0) para a saída do conversor. Na figura 5, temos uma foto de um integrado conversor digital analógico. Neste diagrama podemos ver o sinal analógico entrando também no circuito através do LPF e logo após um buffer ou reforçador; daí, o sinal analógico vai para um comparador para identificar a combinação binária correspondente ao sinal analógico e mandá-la para o registrador e daí para a saída digital. O circuito contador irá criar as combinações binárias a partir do zero até chegar a todos os bits com nível, passando necessariamente pela combinação binária correspondente ao nível analógico. Na saída do contador temos um conversor D/A que passará esta combinação binária em nível analógico, e este será comparado com o nível analógico que está saindo do booster. Caso os níveis sejam diferentes nada ocorrerá e o circuito figura 5 figura 4 CLK CLK CK SAÍDAS DIGITAIS (MSB) (3V) (3V) 0 bit's correspondentes a 3V (LSB) 68 FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - DIGITAL

6 APÊNDICE - ES DIGITAIS ANALÓGICOS - CONCEITOS Resolução Resolução do ADC é de 4 bits: 2 4 = 6384 níveis A resolução do conversor, indica o número de de quantização (códigos) valores discretos capaz de produzir toda a gama de ADC resolução tensão é, Q = (0 V - (-0 V)) / 6384 valores analógicos. Os valores são normalmente = 20 V / V ,0022,22 mv. armazenados eletronicamente de forma binária, portanto, a resolução é normalmente expressa em bits. Em consequência, o número de valores discretos disponíveis, ou "níveis", normalmente é uma potência de dois. Por exemplo, um ADC (Conversor Analógico-digital) com uma resolução de 8 bits pode codificar uma entrada analógica para 256 diferentes níveis, desde 28 = 256. Os valores podem representar a variação de 0 a 255 (ou seja, inteiro sem sinal) ou de -28 a 27 (ou seja, inteiro com negativo e positivo), dependendo da aplicação. R e s o l u ç ã o t a m b é m p o d e s e r d e f i n i d a eletricamente, e expressa em volts. A variação mínima de tensão necessária para garantir uma mudança no nível de código de saída é chamado o LSB (bit menos significativo, uma vez que esta é a tensão representada por uma mudança na LSB). A resolução Q da ADC é igual à variação de tensão LSB. A resolução da tensão de um ADC é igual à sua gama de medição de tensão global, dividido pelo Exemplo 3 número de intervalos discretos de tensão: Esquema de codificação como na figura 3 faixa de medição completa = escala 0 a 7 volts Alguns exemplos: Resolução do ADC é de 3 bits: 2 3 = 8 níveis de quantização (códigos) Exemplo ADC resolução tensão é, Q = (7 V - 0 V) / 7 = 7 V / 7 = Esquema de codificação como na figura V = 000 mv Escala completa gama de medida = 0 a 0 volts Resolução do ADC é de 2 bits: 2 2 = 4096 níveis de quantização (códigos) ADC resolução da tensão, Q = (0 V - 0 V) / 4096 = 0 V / ,00244 V 2,44 mv. Exemplo 2 Esquema de codificação como na figura 2 faixa de medição completa = escala de -0 a 0 volts Na maioria das ADCs, o código de saída menor ("0" em um sistema sem assinatura) representa uma faixa de tensão que é 0,5 Q, ou seja, metade da resolução da tensão ADC (Q). O maior código representa um intervalo de,5 Q como na figura 2 (se isso fosse 0,5 Q, também, o resultado seria como na figura 3). Os outros N - 2 códigos são todos iguais em largura e representa a resolução da tensão ADC ( Q ), calculado acima. Fazendo isso, FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - DIGITAL 69

7 os centros de código em uma tensão de entrada que Erro de quantização representa o M ª divisão da faixa de tensão de Erro de quantização (ou ruído de quantização) é a entrada. Esta prática é chamada de operação "mid- diferença entre o sinal original e o sinal digitalizado. tread". Assim, a magnitude do erro de quantização no A exceção a esta convenção é usada no instante de amostragem é entre zero e metade de processador Microchip PIC, onde todos os passos um LSB. O erro de quantização ocorre devido à M são de igual largura, como mostrado na figura. resolução finita da representação digital do sinal, e Esta prática é chamada operação de "Mid-Rise com é uma imperfeição inevitável em todos os tipos de Offset". ADCs. Na prática, a resolução útil de um conversor é Não-linearidade limitada pela melhor relação sinal/ruído (SNR), que Todos os ADCs sofrem de erros de não-linearidade, pode ser alcançado por um sinal digitalizado. causados por suas imperfeições físicas, causando em sua saída um desvio na função linear (ou tipo de resposta alguma outra função, no caso de um ADC nãolinear, propositalmente) de sua entrada. Às vezes, ADCs Lineares estes erros podem ser atenuados por calibração, ou A maioria dos ADCs são de um tipo conhecido como evitado através de testes. lineares. O termo linear implica que na gama de Parâmetros importantes para a linearidade são valores de entrada tem uma relação linear com o não-linearidade integral (INL) e não-linearidade valor de saída diferencial (DNL). Estes parâmetros nãolinearidades reduzem a gama dinâmica dos sinais ADCs Não-lineares que podem ser digitalizados pelo ADC, reduzindo Se a função densidade de probabilidade de um sinal também a resolução efetiva da ADC. a ser digitalizado é uniforme, então a relação sinalruído em relação ao ruído de quantização é o Erro de abertura melhor possível. Mas, isso não é frequentemente o Imagine que estamos digitalizando uma onda caso, pois é comum para passar o sinal através da senoidal x ( t ) = A sin (2ð f 0 t ). Desde que a sua função de distribuição cumulativa (CDF), antes amostragem de tempo real de incerteza devido ao da quantização. Isto é bom porque as regiões que clock jitter é Ä t, o erro causado por este fenômeno são mais importantes sejam quantizadas com uma pode ser estimada como. melhor resolução. No processo de-quantização O erro é zero para a DC, pequeno em baixas (retirar a quantização), o CDF inverso é necessário. frequências, mas significativa quando as Este é o mesmo princípio por trás do compressores frequências altas têm grandes amplitudes. Este utilizado em alguns gravadores de fitas magnéticas efeito pode ser ignorado se for afogada pela erro de e outros sistemas de comunicação, e está quantização. requisitos Jitter pode ser calculado relacionada com a entropia de maximização. através da seguinte fórmula:, Onde q é um número Por exemplo, um sinal de voz tem uma distribuição de bits ADC. Laplaciano. Isto significa que a região em torno dos níveis mais baixos, perto de 0, tem mais informação ADC- Resolução do que as regiões com maior amplitude. Devido a A tabela da página seguinte, mostra que não vale a isso, ADCs logarítmicas são muito comuns em pena usar um preciso ADC de 24 bits para sistemas de comunicação de voz para aumentar o gravação de som, se não houver um clock com jitter alcance dinâmico dos valores representáveis, (tremulação) ultra baixo. Deve-se considerar, tendo mantendo a fidelidade granular fina na região de em conta este fenômeno antes de escolher um baixa amplitude. ADC. Precisão O jitter de clock é causada por ruído de fase. A Os ADC s tem várias fontes de erros. Erro de resolução de ADCs com uma largura de banda de Quantização (supondo que o dispositivo está digitalização entre MHz e GHz é limitada pela destinado a ser linear) e não-linearidade são instabilidade. intrínsecos a qualquer conversão analógica-digital. Quando a amostragem de sinais de áudio é de 44, Há também o chamado erro de abertura que é feito khz, o filtro anti-aliasing deve ter eliminado todas as quando um jitter (variação rápida) de clock é frequências acima de 22kHz. A frequência de mostrada na digitalização de um sinal com variação entrada (neste caso, 22 khz), com a frequência de de tempo (não é um valor constante). clock do ADC, é o fator determinante no que diz Esses erros são medidos em uma unidade respeito à instabilidade de desempenho. chamada LSB, que é uma abreviação de bit menos significativo. No exemplo acima de um conversor de Taxa de amostragem 8bit s, um erro de um LSB é /256 da gama O sinal analógico é constante em um tempo, sendo completa de sinal, ou cerca de 0,4%. necessário converter isso em um fluxo de valores 70 FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - DIGITAL