Projecto de Sistemas Digitais. Trabalho Prático 1

Transcrição

1 Mestrado Integrado em Engenharia Electrotécnica e de Computadores 2006/07 2 o semestre Projecto de Sistemas Digitais Trabalho Prático 1 Modelação e simulação de uma interface de dados Objectivo Modelação e validação funcional de um modelo Verilog para uma interface de dados multiporta bidireccional. Pág. 1 de 6

2 Introdução Pretende-se neste trabalho projectar um circuito que implemente um conjunto de 4 portas bidireccionais de bits, comandado por um barramento de 8 bits. Este circuito será posteriormente usado com uma USART para implementar uma interface série/paralelo bidireccional, permitindo a comunicação de dados entre um PC e um circuito implementado numa FPGA. O circuito deverá possuir acesso a 2 barramentos de dados de 8 bits, um de entrada e outro de saída, possuir 4 portas de entrada e 4 portas de saída, todas de bits, um conjunto de saídas destinadas a assinalar operações envolvendo as portas de entrada ou de saída, assim como um conjunto de sinais de controlo necessários às operações a realizar. Entre estas operações salientam-se a escrita de dados numa porta de saídaealeituradeumaportadeentrada, executadas de acordo com comandos a definir, enviados ao circuito através do barramento de dados de entrada. Assim, para executar a operação de escrita, será aplicado um comando através do barramento de dados, que ao ser reconhecido pelo circuito, desencadeará aleitura dos 2 bytes seguintes. Estes bytes, também enviados pelo barramento de dados de entrada, serão depois apresentados numa das portas de saída de uma só vez. Da mesma forma, a operação de leitura, consiste na aplicação de um comando através do barramento de dados de entrada, o qual identificará a porta de entrada a ser lida para depois encaminhar para o barramento de dados de saída os 2 bytes de forma sequencial. Especificação O circuito a projectar deverá possuira interface definidapelo símbolo do componente visualizado na figura 1. 8 dbusin dbusout 8 enout ready ain bin cin din aout bout cout dout clk reset wrrden 8 Figura 1: Interface do circuito a projectar. Apresenta-se a seguir a descrição dos sinais: clk reset sinal de relógio do circuito; sinal de reset, assíncrono, activo no nível alto; Pág. 2 de 6

3 sinal de do barramento de dados de entrada; ready sinal de aceitação de escrita no barramento de dados de saída; enout sinal de disponibilidade de dados no barramento de saída; dbusin[7:0] barramento de dados de entrada; dbusout[7:0] barramento de dados de saída; ain[15:0] porta de entrada A; bin[15:0] porta de entrada B; cin[15:0] porta de entrada C; din[15:0] porta de entrada D; aout[15:0] porta de saída A; bout[15:0] porta de saída B; cout[15:0] porta de saída C; dout[15:0] porta de saída D; wrrden[7:0] sinais de sinalização de escrita e leitura. O circuito deve ser síncrono com a transição ascendente do sinal de relógio. A comunicação do circuito com o exterior é baseada num protocolo de handshake implementado através dos sinais de e enout. O barramento de entrada, dbusin, é lido na transição ascendente do sinal de relógio quando =1. Relativamente a dbusout, os dados são escritos e validados, com a activação de enout, namesmatransição do sinal de relógio. Os comandos que o circuito deve executar serão aplicados através do barramento de dados de entrada dbusin, de acordo com o formato esquematizado na figura 2. Os bits b 6 b 4 formam Figura 2: Formato dos comandos. ocódigo do comando, os bits b 1 b 0 constituem o endereço das portas de entrada ou de saída e os restantes bits não serão usados para já. A tabela 1 mostra a codificação dos comandos de acordo com o formato definido. Comando Código Endereço b 6 b 5 b 4 b 1 b 0 RESET x x WRITE a 1 a 0 READ a 1 a 0 WRITEBURST a 1 a 0 Tabela 1: Definição dos comandos a implementar. O endereçamento das portas de entrada e saída, recorrendo a a 1 a 0,é feito do seguinte Pág. 3 de 6

4 modo: 00=A, 01=B, 10=C e 11=D. Relativamente àsaída wrrden, esta destina-se a assinalar a ocorrência de uma operação de leitura ou de escrita numa porta, dando a conhecer a actividade das várias portas do circuito. Os 4 bits mais significativos destinam-se a identificar a porta de escrita e os restantes, os 4 bits menos significativos, destinam-se a identificar a porta de leitura, tal como esquematizado na figura 3. Por cada operação destas, o respectivo bit é colocado a 1 durante um ciclo de relógio. b 7 b 6 b 5 b 4 b 3 b 2 b 1 b 0 A B C D A B C D WRITE READ Figura 3: Sinalização das portas. Descrevem-se de seguida as acções desencadeadas por cada um dos comandos: RESET Como a designação sugere, este comando coloca as portas de saídaa0,assimcomoos sinais enout e wrrden. O efeito produzido é portanto semelhante ao provocado pelo reset de hardware. A figura 4 exemplifica o efeito deste comando, mostrando o estado dos sinais mais relevantes envolvidos na operação. clock dout[7:0] din[7:0] Aout[15:0] B out[15:0] Cout[15:0] Dout[15:0] ns 740 ns 760 ns 780 ns 800 ns carrega comando inicia todas as saídas com zero Figura 4: Formas de onda relativas à execução do comando RESET. WRITE Este comando destina-se a permitir escrever dados, que chegam ao circuito através do respectivo barramento de entrada, numa das 4 portas de saídadeacordocomoendereço a 1 a 0 codificado no byte de comando. Recebido este comando, o circuito ficará àesperados próximos 2 bytes no barramento de dados de entrada, sinalizados com as duas próximas actuações do. Oprimeirobyte recebido é o mais significativo e o segundo éobyte menos significativo. A escrita na porta de saída ocorre quando o circuito tiver recebido Pág. 4 de 6

5 o byte menos significativo. Simultaneamente com a escrita na porta, o respectivo bit de sinalização, localizado na metade mais significativa de wrrden, é colocado a 1 durante um ciclo de relógio. A figura 5 mostra o efeito deste comando através da visualização das formas de onda correspondentes aos sinais envolvidos nesta operação. clock reset dbusin[7:0] aout[15:0] wrrden[7] 0ps 50 ns 100 ns 150 ns 200 ns reset assíncrono carrega comando carrega MSByte carrega LSByte apresenta valor na saída e activa wrrden do porto aout Figura 5: Formas de onda relativas à execução do comando WRITE. READ O comando READ temcomoobjectivopermitiraleituradeumaportadeentrada,apresentando os dois bytes lidos, o mais significativo e o menos significativo, no barramento de saída dbusout, por esta ordem. Quando este comando é detectado, o bit correspondente à porta a ler, situado na metade menos significativa de wrrden é colocado a 1 durante esse mesmo ciclo de relógio. A sequência de escrita na saída é controlada pelo sinal ready, o qual habilita, quando activo (ready=1), a escrita de cada um dos 2 bytes. Quando éescrito um byte em dbusout, asaída enout éactivada(enout=1) durante um ciclo de relógio, sinalizando ao cliente deste circuito que pode ler a saída. Enquanto este efectua a leitura, o circuito deve aguardar que ready fique de novo activo. Estes detalhes de funcionamento podem ser observados na figura 6, a qual exemplifica a ocorrência e execução do comando READ. WRITEBURST Este comando constitui uma evolução do comando WRITE, poisesteé ineficiente se for necessário escrever numa porta de saída uma sequência de palavras de bits. O comando WRITEBURST tem como objectivo permitir escrever numa porta de saída, identificada pelo endereço a 1 a 0 codificado no byte de comando, uma sequência de bytes de acordo com o esquema ilustrado na figura 7. Assim, os 3 bytes enviados a seguir ao comando identificam o número de palavras de bits que deverão ser escritas na porta de saída, de acordo com a ordem ilustrada relativamente aos bytes mais e menos significativos. Desta forma épossível escrever numa porta de saída até 7772 palavras consecutivas. Tal como no comando WRITE, por cada palavra escrita na saída é produzido o respectivo impulso na saída wrrden com a duração de um ciclo de relógio. Pág. 5 de 6

6 clock ready enout dbusout[7:0] xxxxxxxx dbusin[7:0] xxxxxxxx ain[15:0] wrrden[3] 200 ns 240 ns 280 ns 320 ns 360 ns 400 ns 440 ns carrega comando carrega ain[ ] e activa wrrden do porto ain[ ] espera até ready ficar activo coloca MSbyte de ain[ ] em dbusout[ ] e activa endout coloca LSbyte de Ain em dbusout[ ] e activa endout Figura 6: Formas de onda relativas à execução do comando READ.... Figura 7: Sequência de bytes no comando WRITEBURST. Implementação Pretende-se construir um modelo do circuito descrito em linguagem Verilog, assim como um testbench que o permita validar funcionalmente. Deverá ter em consideração um estilo de modelação que permita posteriormente a síntese lógica do circuito. Como ferramenta de simulação deverá usaromodelsim. Na execução do trabalho deve aplicar aspectos metodológicos e técnicas de projecto de sistemas digitais avançados estudados nodecorrer das aulas teóricas da disciplina. Tópicos como, hierarquia, modularidade e projecto top-down devem ser considerados sempre que aplicáveis. Faseamento 1. Identificar as operações a realizar e os estados associados; 2. Elaborar um diagrama de transição de estados de acordo com o funcionamento completo pretendido para o circuito; 3. Especificar um modelo Verilog do circuito optimizando o número de estados; 4. Efectuar a validação funcional do circuito construindo um testbench capaz de verificar a execução dos comandos especificados. Pág. 6 de 6