UCP 8051 (parte 02) Professor Adão de Melo Neto

Transcrição

1 UCP 85 (parte 2) Professor Adão de Melo Neto

2 Barramento de endereços UCP 85 É unidirecional (6 BITS), porque a informação flui apenas em uma direção, da CPU para a memória ou para os elementos de E/S. exemplo

3 UCP 85 Barramento de endereços Quando a CPU quer ler de ou escrever em uma certa posição de memória ou dispositivo de E/S, ela coloca um código de endereço de 6 bits nos pinos de saída A a A5 do barramento de endereços. exemplo

4 UCP 85 Barramento de endereços Cada endereço corresponde a uma posição de memória ou a um elemento de E/S. exemplo

5 Barramento de dados UCP 85 Os oito pinos de dados da CPU, pinos AD a AD7 podem ser tanto entradas quanto saídas (bidirecional), dependendo se a CPU esta realizando uma operação de leitura ou de escrita. exemplo

6 Barramento de dados UCP 85 Operação de leitura: os pinos de dados da CPU agem como entradas e recebem dados que foram colocados no barramento pela memória ou por um dispositivo de E/S selecionado pelo endereço colocado no barramento de endereço.

7 Barramento de dados UCP 85 Operação de escrita: os pinos de dados da CPU agem como saídas e colocam os dados no barramento de dados que são enviados para a memória ou elemento de E/S selecionado (de acordo com o endereço colocado no barramento de endereço)..

8 Barramento de controle UCP 85 Usado para sincronizar as atividades dos elementos do microcomputador. Alguns destes sinais de controle como ALE, /PSEN, /RD e /WR são enviados pela CPU para outros elementos para informar a eles que tipo de operação esta sendo executada.

9 Barramento de controle UCP 85 O ALE (Address Latch Enable - habilitador do latch de endereço): está em nível ALTO () enquanto a CPU está colocando a parte baixa do endereço em AD a AD 7. Este sinal habilita o latch de endereço a armazenar a parte baixa do endereço durante este intervalo. Exemplo :

10 Barramento de controle UCP 85 O sinal /PSEN (Program Store Enable - habilitador da memória de programa) é BAIXO quando a CPU habilita a memória (RAM) coloque um dado no barramento de dados. Opcopde instrução

11 Barramento de controle UCP 85 sinal /RD está em BAIXO quando a CPU quer que a memória ou uma porta de entrada externa coloque um dados no barramento de dados. DADO

12 Barramento de controle UCP 85 sinal /WR está em BAIXO quando a CPU está colocando um dadoo no barramento de dados (para ser escrito na memória ou em uma porta de saída externa).

13 Barramento de controle UCP 85 Os elementos de E/S podem enviar sinais de controle para a CPU Um exemplo é a entrada de RESET (RST) da CPU, que quando em nível ALTO faz com que a CPU vá para um estado inicial.

14 Barramento de controle UCP 85 Um outro exemplo é a entrada de interrupção (INTO), usada pe!os dispositivos de E/S para chamar a atenção CPU quando ela está executando outras tarefas.

15 Portas de E/S UCP 85 Cada dispositivo de E/S é normalmente conectado ao sistema de barramentos do microcomputador por meio de algum tipo de circuito de interface.

16 Temporização UCP contém um oscilador no próprio chip que gera o sinal de clock para temporizar todas as suas operações. Se soubermos que frequência é esta (2 MHz para o 85), podemos prever com precisão quanto tempo cada instrução demora para ser executada. Todas as operações do sistema acontecem 2 ciclos de clock.

17 Ciclos de barramento da CPU UCP 85 Cada ciclo de barramento é uma seqüência de eventos previsíveis: A CPU coloca um endereço no barramento de endereços (ALE ALTO). A CPU ativa os sinais de controle para sinalizar transferência de dados (/PSEN, /RD ou /WR em BAIXO). Observando esses quatro sinais de temporização e controle é possível saber que tipo de ciclo de barramento está acontecendo, o que a informação presente no barramento significa e de onde veio esta informação.

18 Ciclos de barramento da CPU UCP 85 Esta instrução carrega o número 3H no registrador DPTR. Quando ALE está em ALTO, existe um endereço no barramento de dados ( AD-AD7). Quando /PSEN está em BAIXO, a memória RAM está habilitada.

19 Programa em Linguagem de Máquina

20 Programa em Linguagem de Máquina CONJUNTO DE INSTRUÇÕES QUE A UCP CONHECE As instruções em linguagem de máquina são representadas por s e s, a única linguagem que uma máquina (computador) compreende. Cada instrução é acompanha por seu mnemônico, que é mais fácil de lembrar do que o opcode. conjunto completo de mnemônicos para o conjunro de instruções de um computador é chamado de sua linguagem de montagem (assembly ).

21 Programa em Linguagem de Máquina Executando um programa armazenado na MEMÓRIA.

22 Programa em Linguagem de Máquina Execução do Programa O valor 2H contido no endereço é o opcode da primeira instrução. Este opcode pede que o programa deva ser desviado, e os dois próximos bytes ( e ) formam o endereço de desvio.

23 Programa em Linguagem de Máquina Execução do Programa opcode 6H é buscado em H é decodificado como um desvio condicional (JZ). Esta instrução possui dois bytes e então busca também o seu operando (O8H). desvio deverá ocorrer apenas se o valor do acumulador for zero. Se Acc =, ela avança o contador de programa para o endereço AH (2H + 8H = AH). Se Acc. a unidade de controle vai buscar o próximo código de operação, neste caso. no endereço 2H.

24 Programa em Linguagem de Máquina Execução do Programa Um outro opcode é lido em l2h. A instrução F5 diz para transferir o valor que está no acumulador. Para saber para onde ele deve ser transferido. o próximo byte de memória deve ser lido. Neste caso, o endereço (9H)

25 Programa em Linguagem de Máquina Execução do Programa Um novo ciclo de busca é realizado. Esta instrução é uma chamada para uma sub-rotina. Isto significa que o micro deve deixar esta parte do programa e ir executar algumas instruções que estão armazenadas em outro lugar na memória. Os dois próximos bytes (28H e 55H) dizem a CPU onde a sub-rotina está localizada.

26 Programa em Linguagem de Máquina Execução do Programa opcode no endereço 7H é um comando de decrememo do acumulador. Esta é uma instrução de apenas um byte, e portanto nenhum operando é necessá rio. A execução da instrução ocorre dentro da CPU, e o número armazenado no acumulador é diminuído de. PC é incrementado para apontar para a próxima instrução no endereço 8H.