CURSO DE ENGENHARIA ELÉTRICA DISCIPLINA: CIRCUITOS DIGITAIS II PROFESSOR: VLADEMIR DE J. S. OLIVEIRA 1 AULA 01 FLIP-FLOPS 1.1 ORIENTAÇÕES PARA OS GRUPOS: Usar roupas adequadas: Calça jeans, sapato fechado, cabelo preso e demais orientações do professor. Formar grupos conforme quantidade de bancadas; Seguir as orientações de segurança passadas pelo professor; Ligar montagem somente com autorização. Guardar os materiais usados no final da aula. 1.2 OBJETIVOS Diferenciar os tipos de flip-flops. Conhecer os circuitos integrados dos flip-flops JK e D. Comprovar experimentalmente a tabela-verdade dos flip-flops JK e D. 1.3 PARTE TEÓRICA Os flip-flops são circuitos digitais com duas saídas e, uma ou duas entradas de sinais e uma entrada de controle, denominada clock. Estes dispositivos possuem dois estados de saída estáveis e por isso, muitas vezes, os flip-flops são conhecidos como biestáveis. Os flip-flops são circuitos digitais seqüenciais, pois as saídas não dependem exclusivamente das variáveis de entrada, mas também de seus estados anteriores que permanecem armazenados. Estes circuitos requerem uma seqüência de pulsos para operar, os pulsos de clock. Para o flip-flop assumir um estado de saída é necessário que haja uma combinação das variáveis e do pulso de controle (clock). Após este pulso, o flip-flop permanecerá em um determinado estado até a chegada de um novo pulso de clock e, então, de acordo com as variáveis de entrada, mudará ou não de estado. Nesta experiência estudaremos os flip-flops RS, JK e D, uma vez que o flip-flop T não possui CI TTL; este é obtido a partir de um flip-flop JK com as entradas J e K curtocircuitadas. Os flip-flops serão montados com de circuitos integrados dedicados. 1
1.3.1 TIPOS DE FLIP-FLOPS Existem 4 tipos distintos de flip-flops: RS, JK, T e D. Na Tabela 1 são apresentados os símbolos de cada um dos flip-flops e a respectiva tabela-verdade. Tabela 1 Tipos de flip-flop. Flip-flop RS Simbologia Características Tabela-verdade S R 0 0 a 0 1 0 1 0 1 1 1 X JK J K 0 0 a 0 1 0 1 0 1 1 1 a T T 0 a 1 a D D 0 0 1 1 Na prática, o flip-flop RS tem sua aplicação limitada devido à existência da entrada não permitida, que provoca um erro lógico nas suas saídas. O flip-flop JK pode ser considerado uma evolução do flip-flop RS, pois elimina o estado não permitido. Existem vários circuitos integrados com flip-flops JK, tais como o 7476, o 74109 e o 74112. O flip-flop tipo T pode ser considerado um caso particular do flip-flop JK; é o caso onde as entradas J e K são iguais. Dessa forma, este flip-flop apresenta somente uma 2
variável de entrada. O flip-flops tipo T é frequentemente usado em projetos de contadores, mas são obtidos a partir de outros flip-flops como o RS ou o JK. O flip-flop D também é bastante utilizado em circuitos seqüenciais e apresenta uma única entrada. Exemplos de circuitos integrados com flip-flops D são o 7474, 74173 e 74174. 1.3.2 ENTRADAS ASSÍNCRONAS As entradas R, S, J, K e D são também denominadas de entradas síncronas, pois o efeito destas entradas sobre o funcionamento do Flip-Flop é sincronizado com os pulsos de comando clock. Muitos flip-flops também possuem outras entradas, que são denominadas de entradas assíncronas. Estas entradas operam de forma independente das entradas síncronas e da entrada de clock. As entradas assíncronas podem ser usadas para levar o flip-flops para o estado 1 ou resetar o flip-flops a qualquer momento, não considerando as condições das demais entradas. Ou seja, as entradas assíncronas têm prioridade sobre as demais entradas. Existem duas entradas assíncronas: DC Set ou Preset (PRE) e DC Clear ou Clear (CLR). A Figura 1 apresenta um flip-flops JK com as duas referidas entradas assíncronas. Figura 1 Flip-flop JK com Preset e Clear. Na Figura 1, observa-se que as entradas assíncronas Preset e Clear são simbolizadas por um círculo de inversão. Isto significa que estas entradas são ativas com nível lógico BAIXO ou 0. Para que estas entradas não tenham efeito, basta levá-las a nível lógico 1. A Tabela 2 resume as condições de operação do flip-flop com entradas assíncronas. Tabela 3 Resposta do Flip-Flop às entradas assíncronas. Preset Clear Resposta do FF 0 0 Não utilizado 0 1 =1 1 0 =0 1 1 Operação normal (J, K e CLK) 3
1.4 PARTE EXPERIMENTAL 1.4.1 COMPROVAÇÃO TABELA VERDADE Comprove a tabela verdade dos Flip-Flops LM7476 (JK) e LM7474 (D) com a utilização de LEDs para exemplificar saída de nível alto. Para tanto, monte o CI de cada flip-flop separadamente e siga a orientação do professor para o teste ainda sem usar o clock. 1.4.2 COMPROVAÇÃO DO FUNCIONAMENTO DO FLIP-FLOP PARA SUBIDA OU DESCIDA Utilize o mesmo método anterior para identificar a atuação do Flip-Flop em borda de subida ou descida. As entradas J e K devem ser de nível alto, para que o flip-flop JK atue na opção TOGGLE (comprove pela tabela verdade em anexo). Analise a reação do flip-flop quando o CLEAR recebe nível baixo e descreva o ocorrido. 1.5 REFERÊNCIAS BIBLIOGRÁFICAS [1] Ronald J Tocci e Neal S. Widmer. Sistemas digitais: princípios e aplicações. Tradução José Lucimar do Nascimento. Revisão Técnica Antônio Pertence Júnior. 8. ed. São Paulo. Pearson Education do Brasil, 2003. [2] Ivan Valeije Idoeta e Francisco Gabriel Capuano. Elementos de eletrônica digital. 34 ed. São Paulo. Editora Érica, 2002. 4
1.6 ANEXOS LM74LS74 LM74LS76 5