CLÓVIS ANTÔNIO PETRY ESTABILIZADOR DE TENSÃO ALTERNADA PARA CARGAS NÃO-LINEARES

CLÓVIS ANTÔNIO PETRY ESTABILIZADOR DE TENSÃO ALTERNADA PARA CARGAS NÃO-LINEARES FLORIANÓPOLIS 00

UNIVERSIDADE FEDERAL DE SANTA CATARINA PROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA ESTABILIZADOR DE TENSÃO ALTERNADA PARA CARGAS NÃO-LINEARES Dissertaçã submetida à Universidade Federal de Santa Catarina cm parte ds requisits para a btençã d grau de Mestre em Engenharia Elétrica CLÓVIS ANTÔNIO PETRY Flrianóplis, Nvembr de 00.

ESTABILIZADOR DE TENSÃO ALTERNADA PARA CARGAS NÃO-LINEARES CLÓVIS ANTÔNIO PETRY Esta dissertaçã fi julgada adequada para btençã d Títul de Mestre em Engenharia Elétrica, na área de cncentraçã de Eletrônica de Ptência, e aprvada em sua frma final pel Prgrama de Pós-Graduaçã em Engenharia Elétrica da Universidade Federal de Santa Catarina. Prf. Jã Carls ds Sants Fagundes, Dr. Orientadr Prf. Iv Barbi, Dr. Ing. C-Orientadr Prf. Edsn Rbert De Pieri, Dr. Crdenadr d Prgrama de Pós-Graduaçã em Engenharia Elétrica Banca Examinadra: Prf. Jã Carls ds Sants Fagundes, Dr. Presidente Prf. Iv Barbi, Dr. Ing. Prf. Patrick Ku-Peng, Dr. Prf. Denizar Cruz Martins, Dr. Prfa. Fabiana Pöttker de Suza, Dra. ii

Fide sed vide. (Legenda da família Petry) Immer vrwärts nie zurüch, hilf dir selbst, s hast du glück. (Família Metz) iii

Pai, Minha alma tem sede de ti, minha carne te deseja cm ardr, cm terra seca, esgtada e sem água. Sim, eu te cntemplava n santuári, vend teu pder e a tua glória. Teu amr vale mais d que a vida: meus lábis te luvarã. Vu bendizer-te pr tda a minha vida, e a teu nme levantar as minhas mãs. Vu saciar-me cm de óle e grdura, e, cm srriss, minha bca te luvará. Quand eu me lembr de ti, n meu leit, pass vigílias meditand em ti, pis tu fste um scrr para mim, e, à smbra de tuas asas, eu grit de alegria. Minha alma está ligada a ti, e a tua direita me sustenta. (Salm 63) Mãe, Tu amas craçã sincer, e, n íntim, me ensinas a sabedria. (Salm 5) Irmãs, Sua bra é esplendr e majestade, sua genersidade permanece para sempre. Justiça e Verdade sã bras de suas mãs, seus preceits tds merecem cnfiança. (Salm ) iv

A meu pai Maximilian e a minha mãe Hilda Jsephina. v

À Francisc, Alzira, Ot, Helena, Renat, Rsinha e suas famílias. vi

À Vanessa, minha gratidã, só craçã sabe expressá-la. vii

AGRADECIMENTOS A vcê, que lend este trabalh, cmpartilha cmig resultad de muita daçã e esfrç. As Prfessres Jã Carls ds Sants Fagundes e Iv Barbi, pela rientaçã, pela cmpreensã e amizade durante curs de mestrad. A Prfessr Iv Barbi, que cm sua sabedria e dedicaçã, trnu estes dis ans especiais e inesquecíveis. As Prfessres Arnald, Alexandre, Denizar, Êni, Fabiana, Hari, Iv e Jã Carls, d Institut de Eletrônica de Ptência da UFSC, pels ensinaments e lições. As funcináris Pachec, Celh, Patrícia, Dulcemar, Everald, Arlete, Rafael, Felipe, Evertn, Cláudi, Tatiana e Tiag, pela clabraçã e api lgístic para realizaçã deste trabalh. As clegas, aluns de dutrad, aluns de mestrad, aluns de graduaçã, pela amizade, pelas diversões e cmpanheirism. A Paul Mári, pela cntribuiçã na prgramaçã d micrcntrladr. As clegas Luiz, Victr, Fabiana, Claudenei, Andersn, Denise, Alessandr, Deivis, Jair, Anis e Maur, pr cmpartilharem cmig estes dis ans de estud, de amizade, de cmpanheirism, de brincadeiras e de esfrç e dedicaçã. As clegas e amigs Anis e Peraça, pr cmpartilharem cmig, ambiente de trabalh, as hras de dedicaçã, s mments de lazer, e pela amizade que se cnstruiu durante estes ans de cnvivência. As Prfessres Iv Barbi e Nelsn Sadwski, pr me indicarem junt a Prgrama de Mestrad em Engenharia Elétrica para ingress n mesm. À Universidade Federal de Santa Catarina e a CAPES, pel api financeir. À minha família, faltam-me palavras para expressar a alegria de fazer parte de vss mei. À Vanessa e sua família, pr cnquistarem este tímid craçã. A pv brasileir, que, cm dignidade, bravura e criatividade, sbrevive às intempéries ds infrutífers, financiand a frmaçã acadêmica de jvens snhadres. As meus amigs, inúmers, inclusive vcê, que durante estes ans, neste pequen planeta, já nã tã azul, trnaram esta passagem mais suave e especial. viii

Resum da Dissertaçã apresentada à UFSC cm parte ds requisits necessáris para a btençã d grau de Mestre em Engenharia Elétrica. ESTABILIZADOR DE TENSÃO ALTERNADA PARA CARGAS NÃO-LINEARES CLÓVIS ANTÔNIO PETRY Nvembr de 00. Orientadr: Prf. Jã Carls ds Sants Fagundes, Dr. C-Orientadr: Prf. Iv Barbi, Dr. Ing. Área de Cncentraçã: Eletrônica de Ptência. Palavras-chave: Estabilizadr de tensã, estabilizadr para carga nã-linear, filtr ativ, carga nã-linear. Númer de Página: 48. RESUMO: Este trabalh apresenta uma nva tplgia de um estabilizadr de tensã alternada, que tem a finalidade de frnecer energia para cargas lineares e nã-lineares. Princípi de funcinament, análise teórica, metdlgia e exempl de prjet sã realizads, visand implementar um prtótip de labratóri de kva. Resultads experimentais sã apresentads e discutids, validand estud realizad. A eficácia ds circuits de cntrle utilizads é verificada pela qualidade da frma de nda da tensã de saída, demnstrand a atuaçã d circuit cm filtr ativ de tensã. Apntam-se as cntribuições inéditas e as pssibilidades de cntinuidade d trabalh. Resum ix

Abstract f Dissertatin presented t UFSC as a partial fulfillment f the requirements fr the degree f Master in Electrical Engineering. AN ALTERNATED VOLTAGE REGULATOR FOR NON LINEAR LOADS CLÓVIS ANTÔNIO PETRY Nvember f 00. Advisr: Prf. Jã Carls ds Sants Fagundes, Dr. C-Advisr: Prf. Iv Barbi, Dr. Ing. Area f Cncentratin: Pwer Electrnics. Keywrds: Vltage regulatr, regulatr fr nn linear lad, active filter, nn linear lads. Number f Pages: 48. ABSTRACT: This research presents a new tplgy f an alternate vltage regulatr which purpse is t supply energy t linear and nn linear lads. Operatinal principle, theretical analyses, design prcedure are develped in rder t build a kva prttype. Experimental results are presented and discussed in rder t validate the study. The cntrl circuit effiency is verified by the utput vltage s quality, shwing that the circuit perates as a vltage active filter. The cntributins and the pssibilities f this new wrk are als presented. Abstract x

SUMÁRIO RESUMO... IX ABSTRACT...X SUMÁRIO... XI SIMBOLOGIA...XIV INTRODUÇÃO GERAL...XXIV ESTRUTURAS PARA ESTABILIZAÇÃO DE TENSÃO ALTERNADA.... INTRODUÇÃO.... ESTABILIZADOR A REATOR SATURÁVEL....3 ESTABILIZADORES COM MUDANÇA DE DERIVAÇÕES DE TRANSFORMADORES....4 ESTABILIZADORES A CONTROLE DE FASE...4.5 ESTABILIZADOR A IMPEDÂNCIA VARIÁVEL...6.6 ESTABILIZADORES DO TIPO COMPENSADORES DE TENSÃO...7.7 ESTABILIZADOR USANDO SEQÜÊNCIA DE TRANSISTORES....8 ESTABILIZADORES USANDO CONVERSORES CA-CA....9 PROPOSIÇÃO DE UMA NOVA TOPOLOGIA...4.9. Intrduçã...4.9. Cnversr Buck...4.9.3 Estrutura prpsta...6.0 CONCLUSÃO...8 ESTUDO ANALÍTICO DA ESTRUTURA PROPOSTA...9. INTRODUÇÃO...9. ETAPAS DE FUNCIONAMENTO...9.3 GANHO ESTÁTICO E FUNÇÃO DE TRANSFERÊNCIA DO CONVERSOR....3. Mdel da chave PWM de Vrpérian Md cntínu de crrente....3. Ganh estátic d cnversr...4.3.3 Funçã de transferência d cnversr...6.4 ESCOLHA INICIAL DAS RELAÇÕES DE TRANSFORMAÇÃO...34.5 FILTRO DE SAÍDA...37.5. Prblema d ângul de fase d filtr...39 xi

.6 RELAÇÕES DE TRANSFORMAÇÃO DOS TRANSFORMADORES T E T...40.6. RT para D max = e D min = 0...40.6. RT para D max < e D min > 0...4.6.3 Algritm e ábac para cálcul da RT ds transfrmadres...43.6.4 Ptência ds transfrmadres...45.7 ONDULAÇÃO DE CORRENTE NOS INDUTORES...46.7. Cndiçã de igualdade entre i L e i L...50.7. Crrentes iniciais ns indutres...5.7.3 Ondulaçã de tensã na saída...5.8 ÁBACOS PARA ONDULAÇÃO DE CORRENTE E ONDULAÇÃO DE TENSÃO...54.9 ESFORÇOS NOS COMPONENTES DO CONVERSOR...57.9. Intrduçã...57.9. Metdlgia de cálcul...57.9.3 Esfrçs em S...6.9.4 Esfrçs em S...68.9.5 Esfrçs em D /D...7.9.6 Esfrçs em D 3 /D 4...73.9.7 Esfrçs em D 5 /D 6...76.9.8 Esfrçs em D 8 /D 7...79.9.9 Esfrçs em L /L...8.9.0 Esfrçs em C...84.9. Verificaçã pr simulaçã ds esfrçs ns cmpnentes...85.0 CONCLUSÃO...87 3 METODOLOGIA DE PROJETO E REALIZAÇÃO DE UM PROTÓTIPO...88 3. INTRODUÇÃO...88 3. METODOLOGIA DE PROJETO...89 3.. Estági de Ptência...90 3.. Circuit de Cntrle...9 3.3 REALIZAÇÃO DE UM PROTÓTIPO...93 3.3. Prjet d estági de ptência...94 3.3. Prjet d circuit de cntrle...07 3.3.3 Prjet ds circuits auxiliares...09 3.4 LISTAGEM DE COMPONENTES E DIAGRAMA COMPLETO DO ESTABILIZADOR...3 3.5 CONCLUSÃO...6 4 RESULTADOS DE SIMULAÇÃO E EXPERIMENTAIS...7 xii

4. INTRODUÇÃO...7 4. OPERAÇÃO EM MALHA ABERTA...7 4.3 OPERAÇÃO EM MALHA FECHADA COM MODO DESLIZANTE...3 4.4 OPERAÇÃO EM MALHA FECHADA COM PID...38 4.5 PROBLEMA DA CONTINUIDADE DE CORRENTE NOS INDUTORES...4 4.6 RENDIMENTO...4 4.7 CONCLUSÃO...43 CONCLUSÃO GERAL...44 REFERÊNCIAS BIBLIOGRÁFICAS...46 xiii

SIMBOLOGIA. Símbls usads em expressões matemáticas Símbl Significad Unidade v i ( ω t) Tensã de entrada V v ( ω t) Tensã de saída V v( s ω t) Tensã n secundári d transfrmadr V ω Freqüência angular da rede Rad/s t Temp s N P Negativ Psitiv V Variaçã na tensã da rede V V, V, V 3 Tensã de entrada, e 3 V n Relaçã de transfrmaçã Espiras/espiras F r Freqüência da rede Hz F s Freqüência de cmutaçã Hz t 0, t, t, t 3, t 4 Temp n instante 0,,, 3 e 4 s t Interval de cnduçã simultânea ds interruptres s a, b, c Terminal a, b e c da chave PWM i a (t) Crrente n terminal a da chave PWM A i c (t) Crrente n terminal c da chave PWM A T s Períd de cmutaçã s D Razã cíclica v cp Tensã entre s terminais c e p V v ap Tensã entre s terminais a e p V î a Crrente n terminal a da chave PWM após perturbaçã A î c Crrente n terminal c da chave PWM após perturbaçã A ˆv cp Tensã entre s terminais c e p após perturbaçã V ˆv ap Tensã entre s terminais a e p após perturbaçã V I c Crrente cntínua n terminal c da chave PWM A d Razã cíclica V Tensã de saída V xiv

V L, I L Tensã e crrente n indutr V V L, I L Tensã e crrente n indutr V i C Crrente n capacitr C A i R Crrente na carga A i C (s) Crrente n capacitr C n dmíni da freqüência A i R (s) Crrente na carga n dmíni da freqüência A V (s) Tensã de saída n dmíni da freqüência V V L (s), I L (s) Tensã e crrente n indutr n dmíni da freqüência V V L (s), I L (s) Tensã e crrente n indutr n dmíni da freqüência V ˆd(s) Razã cíclica n dmíni da freqüência D(s) G(jω) Razã cíclica n dmíni da freqüência Funçã de transferência d cnversr ω Freqüência de ressnância d filtr de saída Rad/s C(s) Funçã de transferência d cmpensadr G Ganh d sensr de tensã de saída V/V Aten Atenuaçã d sensr de tensã de saída V/V V ref Tensã de referência V V ref (s) Tensã de referência n dmíni da freqüência V V c Tensã de cntrle V V c (s) Tensã de cntrle n dmíni da freqüência V E(s) Tensã de err n dmíni da freqüência V G Ganh d amplificadr de entrada V/V G Ganh d sensr de tensã de saída V/V V Ondulaçã da tensã de saída V V Ondulaçã da tensã amstrada V ε Tensã de err V ε Variaçã na tensã de err V V s Tensã de pic da triangular V n, n, n 3 Relaçã de transfrmaçã da tensã V, V e V 3 Espiras/espiras V semi Queda de tensã sbre s semicndutres V V i Tensã da rede de energia V di/dt Derivada de crrente A/s L(n ) Indutância em funçã de n H V(n ) Queda de tensã em funçã de n V C (n ) Capacitância em funçã de n F xv

V rampa Derivada de tensã da triangular V/s G Fs Ganh d cntrladr na freqüência de cmutaçã V/V V ab Tensã entre s pnts a e b V Z Impedância da carga cm filtr de saída Ω Z l Impedância d indutr Ω dv /dt Derivada de tensã n capacitr C V/s X L Reatância ds indutres d filtr de saída Ω X C Reatância d capacitr d filtr de saída Ω I _0 Crrente de saída em fase cm a tensã de saída A θ Ângul da impedância d filtr de saída V max, I _90 Crrente de saída em quadratura cm a tensã de saída A D max D min Razã cíclica máxima Razã cíclica mínima V, V Variaçã psitiva e negativa na tensã de entrada V V, V Tensã de entrada máxima e mínima V V Variaçã na tensã V V D max_ real Razã cíclica máxima permitida pel cntrle D ini D per D max_fin D D max ( V) Razã cíclica inicial n algritm para cálcul das RT Razã cíclica de peraçã Razã cíclica máxima final Razã cíclica adicinal necessária devid à carga Razã cíclica máxima em funçã da variaçã de tensã Variaçã na tensã V V V max, V 3 max Tensã V, V, e V 3 máximas V P Ptência d transfrmadr VA I Crrente n transfrmadr A I Crrente na carga A P Ptência da carga VA ' P Ptência d transfrmadr T devid à V VA I Crrente n secundári de T A '' P Ptência d transfrmadr T devid à V 3 VA I 3 Crrente n secundári 3 de T A xvi

P Ptência d transfrmadr T VA d(i L )/dt, d(i L )/dt Derivada de crrente n indutr L e L A/s i L (t), i L (t) Crrente n indutr L e L n temp A i (t) Crrente n secundári de T A I m, I M Crrentes mínima e máxima n indutr L A I m, I M Crrentes mínima e máxima n indutr L A t c Interval de cnduçã de S s t a Interval de nã cnduçã de S s i L, il L Ondulaçã de crrente n indutr L e L A i (t ) Crrente n indutr L n instante t a A L a i (t ) Crrente n indutr L n instante t c A c I p Crrente de pic n transfrmadr T A I p Crrente de pic na saída A i C Ondulaçã de crrente n capacitr C A i Ondulaçã de crrente n indutr L A i Cmax Crrente máxima n capacitr C A V Cmax Máxima ndulaçã na tensã de saída V i max Ondulaçã de crrente máxima n indutr L A V in Tensã de entrada V V( V in ), 3( in ) V V Tensões V e V 3 em funçã da tensã de entrada V DV ( in ) Razã cíclica em funçã da tensã de entrada ( ) I% V,L Ondulaçã de crrente em L em funçã de L e V in A in ( ) V % V,L,C Ondulaçã de tensã na saída em funçã de V in, L e C V C in I D Ondulaçã de crrente n did D A I S, I S Crrente ns interruptres S e S A I D, I D, I D3, I D4, I D5, I D6, I D7, I D8 Crrente ns dids D à D 8 V S_max, V S_max Tensã máxima sbre S e S V V D_max, V D_max, V D3_max, V D4_Max, V D5_Max, V D6_Max, V D7_Max, V D8_max Tensã máxima sbre D à D 8 A V xvii

I i I _p Crrente de pic ns semicndutres A (t) _ I Crrente devid à ndulaçã de crrente A I( ω t) Ondulaçã de crrente n temp A _med_hf_ I i ( t) Crrente média em alta freqüência devid à ndulaçã de crrente _BF_ I ω Crrente estendida n períd da rede A A I _med_bf_ I Crrente média em baixa freqüência devid à ndulaçã de crrente A i _carga(t) Crrente devid à carga A I _med_hf_carga Crrente média em alta freqüência devid à carga A i _BF_carga( ω t) Crrente estendida n períd da rede A I _med_bf_carga Crrente média em baixa freqüência devid à carga A i I _med Crrente média ttal ns semicndutres A (t) _ I_ Crrente ns semicndutres A I Crrente eficaz em alta freqüência A _ef _HF_ I_ i ( t) _BF_ I_ ω Crrente estendida n períd da rede A I Crrente eficaz ns semicndutres A _ef _BF_ i (t) I I_ Crrente ns semicndutres A I Crrente eficaz em alta freqüência ns semicndutres A _ef _HF_ I_ i ( t) _BF_ I_ ω Crrente ns semicndutres n períd da rede A I Crrente eficaz em baixa freqüência A _ef _BF_ I_ I _ef _HF_carga Crrente eficaz em alta freqüência devid à carga A I _ef _BF_carga Crrente eficaz em baixa freqüência devid à carga A I S_ef Crrente eficaz ttal em S A I med Crrente média A I ef Crrente eficaz A I S_linear Crrente devid à carga linear A I S_nlinear Crrente devid à carga nã-linear A T a Temperatura ambiente F c Freqüência de cruzament Hz C xviii

F z Freqüência ds zers d cntrladr Hz F p Freqüência ds póls d cntrladr Hz H Ganh d cntrladr na regiã acima de F s db H Ganh d cntrladr em F c db A Ganh d cntrladr na regiã acima de F s V/V A Ganh d cntrladr em F c V/V MF Margem de fase V ref_pic Tensã de pic de referência V k Fatr de utilizaçã da janela d núcle J Densidade máxima de crrente ns enrlaments A/cm µ Permeabilidade d ar H/m B Máxima densidade de flux magnétic T B Máxima excursã de flux T A e A w Prdut de áreas d núcle cm 4 A e Área da perna central d núcle cm A w Área da janela cm L t Cmpriment médi de uma espira cm V e Vlume d núcle cm 3 N Númer de espiras δ Entreferr cm Prfundidade de penetraçã cm d Diâmetr d cndutr cm S fi Área de cbre cm ρ Resistividade @ 00 C Ω/cm S fi_islad Área cm islament cm S Seçã ttal de cbre cm N fis Cm x y Númer de cndutres em paralel Ceficiente de perdas Ceficiente de perdas Ceficiente de perdas P nucle Perdas n núcle W P cbre Perdas n cbre W T Elevaçã de temperatura A w_nec Área da janela necessária cm S m Seçã magnética cm C xix

B m Densidade de flux máxima T N p, N s Númer de espiras d primári e d secundári d Densidade de crrente A/cm A Área d cndutr cm F Fatr de cupaçã cm /cm V CES Tensã cletr emissr máxima V V CE(n) Queda de tensã direta de cnduçã V I C Crrente de cletr média A I CM Crrente de cletr máxima A t n Temp de entrada em cnduçã s t ff Temp de blquei s R jc R cd T j Resistência térmica entre junçã e cápsula C/W Resistência térmica entre cápsula e dissipadr C/W Máxima temperatura de junçã V R Tensã reversa máxima V V F Queda de tensã direta V I F Crrente média pr perna A I FSM Crrente de pic, puls simples, pr perna A I FRM Crrente de pic, puls repetitiv, pr perna A P D Ptência dissipada ns dids W P S Ptência dissipada ns interruptres W T d Temperatura n dissipadr P t Ptência ttal W R da Resistência térmica dissipadr-ambiente C/W V Lsn Tensã sbre indutr d snubber V I Lsn Crrente n indutr d snubber A E Energia J PR Valr da cntagem d TIMER n Númer de pnts da tabela d sen F clck Freqüência d cristal sciladr Hz V sat Tensã de saturaçã V a Ganh d cmparadr de tensã V/V V s Tensã da fnte d primári V V ss Tensã da fnte d secundári V I pk Pic da crrente de saída d driver A R gmin Mínima resistência para Rg Ω C C xx

V th_hihg Tensã de threshld na entrada d driver V V th_lw Tensã de threshld na entrada d driver V V G_n Tensã n gate ds interruptres V V G_ff Tensã n gate ds interruptres V R CE Resistência interna de C-E Ω t d_n Temp de prpagaçã s t d_ff Temp de prpagaçã s V CE_sat Referência para mnitrament V C G E T T V in ERRO V s Cletr d IGBT Gate d IGBT Emissr d IGBT 4 V d secundári Referência d secundári Entrada de cmand Saída de err 5 V d primári π 3,459654 cs sen Funçã trignmétrica c-sen Funçã trignmétrica sen. Símbls usads para referenciar elements em diagramas de circuits Símbl C D F L Q R S T U V Y Significad Capacitr Did Fusível Indutr Transistr biplar de sinal Resistr Interruptr cmandável Transistr biplar Circuit integrad Fnte de tensã Cristal xxi

3. Acrônims e Abreviaturas AWG BJT CA CAPES CC CI DAC IGBT INEP MF MOSFET NAND PIC PID PWM RT SD SMC TDH TTL UFSC Significad American Wire Gage Transistr de junçã biplar Crrente alternada Fundaçã Crdenaçã de Aperfeiçament de Pessal de Nível Superir Crrente cntínua Circuit integrad Cnversr digital-analógic Insulated Gate Biplar Transistr Institut de Eletrônica de Ptência Malha Fechada Metal-Oxide-Semicnductr Field-Effect Transistr Prta digital Interface cntrladra prgramável Cntrladr avanç-atras de fase Pulse width mdulatin Relaçã de transfrmaçã Superfície de deslizament Superfície de md deslizante Taxa de distrçã harmônica de um sinal periódic Família de circuits lógics Universidade Federal de Santa Catarina 4. Símbls de Unidades de Grandezas Físicas Símbl Ω A F H Hz m rad/s Nme da Unidade Ohm ampère farad henry hertz metr radians pr segund xxii

s V W db C segund Vlt Watt decibéis grau trignmétric grau Celsius xxiii

INTRODUÇÃO GERAL O tema qualidade de energia tem tmad imprtância em diverss camps de pesquisa n país, atraind a atençã de tda a sciedade. A cmunidade científica, em especial a área de eletrônica de ptência, vem prcurand dispensar atençã e esfrçs visand auxiliar a naçã n cmbate a us inadequad da energia elétrica. Nesse cntext, us de estabilizadres de tensã, atualmente, vem se alastrand a tdas às áreas que envlvem us de equipaments eletrônics, quer sejam residenciais, cmerciais u industriais. Desta frma, a indústria nacinal vem tentand suprir este mercad ptencial cm sluções simples e cnfiáveis. A disseminaçã de cargas cm características nã-lineares vem interferir, de frma significativa, na degradaçã da qualidade da tensã frnecida as cnsumidres de energia elétrica. Cargas nã-lineares sã aquelas que a serem cnectadas numa fnte de tensã senidal (tensã da rede), slicitam desta uma crrente que nã é mais senidal. Estas crrentes pssuem cmpnentes harmônicas em freqüências diferentes da fundamental, as quais, quand circulam através das resistências e reatâncias de linha e/u de equipaments cnectads entre a fnte e a carga, prvcam quedas de tensã, que pr sua vez afetam funcinament de utrs equipaments cnectads à mesma fnte. D pnt de vista d estabilizadr de tensã, alimentar cargas nã-lineares, acarreta uma série de cuidads adicinais, quer sejam n prjet ds filtrs da tensã de saída, quer nas características da malha de cntrle, vist que é necessári peraçã em malha fechada para estabilizar a tensã na saída. Uma carga nã-linear, para circuit de cntrle, é interpretada cm peraçã sem carga, durante parte d semi-períd da rede, e cm carga plena durante utra parte d semiperíd da tensã da rede. Iss significa que cntrle deve ser rbust para evitar instabilidades, e rápid para ser capaz de atuar cm estabilizadr de tensã e filtr ativ. A atuaçã cm filtr ativ é necessária, já que a tensã da rede de energia elétrica também se apresenta distrcida. Desta frma, circuit de cntrle deve ser sensível à frma de nda da tensã de entrada e atuar n sentid de cmpensar as distrções presentes na tensã de entrada, visand dispnibilizar na saída uma tensã cm baix cnteúd harmônic, u seja, praticamente senidal. Ainda cm referência a circuit de cntrle, estabilizadres de tensã alternada têm seu pnt de peraçã variand senidalmente durante um períd de rede, u seja, estã permanentemente sujeits a transitóris, que eleva as exigências de características de estabilidade da malha de cntrle. De acrd cm a nrma NBR 4373 da ABNT, que prescreve as características xxiv

necessárias ds estabilizadres de tensã mnfásics de até 3kVA, é pssível uma variaçã na tensã de entrada de ± 5%, send que estabilizadr terá 6 períds de rede para estabilizar a tensã na saída. Desta frma, só é pssível crrigir valr eficaz da tensã de saída, e nã valr instantâne. Uma característica desejável ds estabilizadres de tensã é a islaçã da saída de tensã da rede de alimentaçã. Cm us de transfrmadres, rendiment d cnjunt é afetad. Para atuar cm filtr ativ e estabilizar a tensã instantaneamente é necessári que estabilizadr pere em alta freqüência (acima de 0kHz). Desta frma (s) indutr (es) d estági de ptência d cnversr fica(m) sujeit(s) à elevadas ndulações de crrente, vist que a tensã de entrada é alta e valr ds indutres é baix para nã cmprmeter funcinament cm filtr ativ. Assim, s esfrçs de crrente ns semicndutres também sã elevads, aumentand as perdas e exigind empreg de semicndutres de maires capacidades de crrente. Nã se têm cnheciments de publicações a respeit de estruturas que aliem simplicidade, alt rendiment e que pssam alimentar cargas nã-lineares. Da mesma frma, temse carência de estruturas que atuem cm estabilizadres e filtrs ativs, simultaneamente. Existem várias tplgias dminadas tecnlgicamente e dispníveis para us industrial. Basicamente pde-se classificar as tplgias existentes em dis grandes grups: Seriais e Nã- Seriais. As primeiras apresentam a vantagem de prcessarem apenas uma prcentagem da ptência da carga, atuand na verdade cm cmpensadres. N entant, na mairia ds cass, nã sã isladas. As segundas prcessam a ptência ttal da carga e, na mairia ds cass, sã isladas. Estas estruturas, bem cm suas características principais sã tema d Capítul deste trabalh. Ainda neste capítul apresenta-se uma nva estrutura, capaz de alimentar cargas nã-lineares, islar a carga da rede de alimentaçã e atuar cm filtr ativ, utilizand apenas dis interruptres cmandads e apresentand característica de alt rendiment. N Capítul é apresentad princípi de funcinament da estrutura prpsta, as principais frmas de nda e realiza-se a análise teórica d cnversr, visand bter expressões para ganh estátic e a funçã de transferência d mesm. Sã apresentads ábacs para determinar s esfrçs ns cmpnentes e as ndulações de tensã na saída e crrente ns indutres. N Capítul 3 apresenta-se a metdlgia de prjet de um estabilizadr. É realizad um prjet cmplet de um estabilizadr de tensã alternada de kw. Os circuits auxiliares sã apresentads e prjetads. A final sã listads s cmpnentes usads para implementaçã d estabilizadr e um diagrama esquemátic cmplet. Os resultads experimentais e de simulaçã sã apresentads n Capítul 4. Mstram-se s resultads para peraçã cm carga linear e cm carga nã-linear, em malha aberta e em malha fechada cm cmpensadr d tip avanç-atras de fase e d tip md deslizante. Também neste capítul, mstra-se a peraçã d circuit frente à variações de carga e frente à variações na tensã xxv

da rede. N capítul de cnclusã d trabalh sã apntadas as cntribuições inéditas na área de Eletrônica de Ptência, mais especificamente n tópic relativ as cnversres CA-CA. Ainda neste capítul apresentam-se as perspectivas de cntinuidade d trabalh. A final sã listadas as referências bibligráficas cnsultadas n desenvlviment deste trabalh. xxvi

Estruturas para Estabilizaçã de Tensã Alternada. Intrduçã Neste capítul tem-se pr bjetiv apresentar as principais estruturas para estabilizaçã de tensã alternada desenvlvidas a lng ds últims ans. Serã abrdadas as principais características de cada estrutura u grup de estruturas, vantagens e desvantagens e cnteúd harmônic da tensã de saída. A final d capítul será prpsta uma nva estrutura, mstrand-se a rigem da mesma. Dentre as estruturas mstradas a seguir estã as preferidas industrialmente, seja pel baix cust e simplicidade de cnstruçã, rbustez e reduzid númer de cmpnentes u qualidade da tensã de saída. Um fatr imprtante para avaliaçã da qualidade de uma estrutura é sua capacidade de atuar cm elevadr/abaixadr de tensã. Algumas estruturas atuam smente n md abaixadr de tensã, utras têm capacidade de tant elevar cm baixar a tensã de entrada, cmpensand assim a variaçã da tensã de entrada, geralmente a rede de energia elétrica. Visand facilitar a cmpreensã e reduzir capítul em desenvlviment agruparam-se as estruturas pr princípi de funcinament, mstrand-se assim, para cada grup, a frma de nda da tensã de saída frente a uma variaçã na tensã de entrada e circuit elétric da estrutura em questã.. Estabilizadr a reatr saturável A tensã de saída é estabilizada através da variaçã d nível de magnetizaçã de um reatr saturável. Quand a tensã de entrada ( v i ( ω t) ) sfrer alguma variaçã, a crrente d reatr saturável sfrerá uma variaçã prprcinal, variand também a tensã n secundári d transfrmadr ( v s ( ω t) ) e mantend cnstante a tensã na saída ( v ( ω t) ). Na Fig. - mstra-se circuit elétric d estabilizadr de tensã alternada a reatr saturável. As frmas de nda da tensã de entrada e da tensã de saída sã mstradas na Fig. -. As principais características desta estrutura sã: err estátic pequen (da rdem de 0,%), baixa fidelidade na frma de nda da tensã de saída, grande pes e vlume, respsta dinâmica lenta (temp de estabilizaçã de aprximadamente 0 períds de rede), baix cnteúd harmônic na tensã de saída e elevada rbustez.

v s ( wt) - v i ( wt) Reatr Saturável v ( wt) Fig. - - Estrutura d estabilizadr a reatr saturável. v i ( ωt) v ( ωt) ωt Fig. - - Frmas de nda da tensã de entrada e da tensã de saída d estabilizadr a reatr saturável..3 Estabilizadres cm mudança de derivações de transfrmadres Nestes estabilizadres faz-se a mudança de derivações (tap s) de transfrmadres sempre que crrer variaçã na tensã de entrada d circuit. As frmas de nda da tensã de entrada e da tensã de saída sã mstradas na Fig. -3. Nta-se que a tensã de saída apresenta degraus (steps) de tensã, que caracteriza err nã nul em regime. Para cnseguir reduzir err estátic da tensã de saída númer de derivações d transfrmadr teria que ser muit elevad, que é puc praticável e de elevad cust. Uma das frmas de realizar ajuste da tensã de saída é mstrada na Fig. -4. Quand huver variaçã na tensã de entrada, circuit de cntrle, através de um mtr, realiza a mudança da derivaçã d transfrmadr. Este tip de estabilizadr é denminad de estabilizadr eletrmecânic. A mudança de derivações pde ser realizada através de tiristres, cm mstrad na Fig. -5. Neste cas circuit se trna mais simples e de menr pes e vlume. Uma terceira variaçã deste tip de estabilizadr é mstrada na Fig. -6. Neste cas é realizada a seleçã de transfrmadres inteirs. Cas seja necessári aumentar a tensã,

3 acrescentam-se transfrmadres, d cntrári retiram-se transfrmadres. As estruturas que utilizam mudança de derivações de transfrmadres sã rbustas, pssuem um cust de manutençã elevad, respsta dinâmica muit lenta, err estátic em regime nã nul, ausência de cnteúd harmônic na tensã de saída e sua implementaçã é de alt cust. v i ( ωt) v ( ωt) ωt Fig. -3 - Frmas de nda da tensã de entrada e da tensã de saída ds estabilizadres cm mudança de tap's. Transfrmadr Auxiliar Transfrmadr Variável v i ( ω t) v ( ωt) Mtr Circuit de Cntrle Fig. -4 - Estrutura d estabilizadr eletrmecânic. v i ( ωt) v ( ωt) Fig. -5 - Estrutura d estabilizadr cm mudança de tap's a tiristres.

4 Nº 0 Transfrmadres de Ajuste Nº 0 Nº 03 Circuit de Cmutaçã 0 Circuit de Cmutaçã 0 Circuit de Cmutaçã 0 v ( ωt) v i ( ωt) Circuit de Cntrle Fig. -6 - Estabilizadr cm transfrmadres de ajuste..4 Estabilizadres a cntrle de fase O cntrle de fase cnsiste em cmandar aprpriadamente interruptres para cntrlar a tensã de saída d estabilizadr. Na Fig. -7 mstra-se as frmas de nda da tensã de entrada e da tensã de saída para s estabilizadres cm cntrle de fase. Percebe-se na Fig. -7 que cnteúd harmônic presente na tensã de saída é elevad, havend necessidade de filtragem. O estabilizadr cm cntrle de fase através de tiristres é mstrad na Fig. -8. Na sua frma mais simples tem-se apenas uma cnduçã de um tiristr pr períd de rede. É pssível realizar um cmand cm múltipls pnts de cnduçã e blquei ds tiristres, fazend cm que cnteúd harmônic seja de freqüências mais elevadas, facilitand sua filtragem, ist pela aprximaçã da frma de nda de uma senóide. N entant, em se tratand de tiristres, cmand ds mesms cmeça a ser dificultad, havend necessidade de cmutaçã frçada e, ainda, há limitações quant a númer de vezes que pde ser feita a cmutaçã. Uma frma melhrada d estabilizadr cm cntrle de fase é apresentada em [] e mstrada na Fig. -9. Neste cas s tiristres fram substituíds pr um interruptr bidirecinal. Nã há necessidade de cmutaçã frçada, n entant, tem-se elevadas perdas devid à necessidade de grampeament da tensã sbre s interruptres. Pde-se trabalhar cm freqüências de cmutaçã elevadas, facilitand a filtragem d cnteúd harmônic presente na tensã de saída. Na Fig. -0 mstra-se um estabilizadr mist [9], ist é, que utiliza inserçã e retirada de transfrmadres (mudança de tap s mdificada) e cntrle de fase. Este estabilizadr tem a vantagem de pder elevar a tensã de saída e diminuir err estátic em relaçã a estabilizadr

5 cm mudança de tap s. Cm desvantagens tem-se: mair cmplexidade, elevad cust e grande pes e vlume. Na sua mairia, s estabilizadres a cntrle de fase nã permitem elevar a tensã de saída, atuand smente cm abaixadres. A tensã de saída apresenta elevad cnteúd harmônic, têm respsta dinâmica rápida cmparada às estruturas anterires, mas lenta d pnt de vista d estabilizadr, atua também cm filtr, u seja, crrige pequenas distrções na tensã de entrada e têm err estátic pequen, n cas da estrutura transistrizada. v i ( ωt) v ( ωt) ωt Fig. -7 - Tensã de entrada e tensã de saída ds estabilizadres cm cntrle de fase. v i ( ω t) v ( ωt) Fig. -8 - Estabilizadr cm cntrle de fase através de tiristres. T v i ( ω t) T v ( ωt) Fig. -9 - Estabilizadr transistrizad.

6 v i ( ωt) S N P S3 v ( ωt) S4 S Cmutaçã de tap's PWM Fig. -0 - Estabilizadr mist: mudança de tap's e cntrle de fase..5 Estabilizadr a impedância variável É pssível cntrlar a tensã de saída de um divisr de tensã se fr pssível variar cntinuamente valr de uma das impedâncias. Este é princípi de funcinament d estabilizadr a impedância variável. D mesm md que estabilizadr a cntrle de fase cm tiristres, se fr desejad um cntrle linear da tensã de saída será necessári disparar e blquear s tiristres inúmeras vezes dentr de um períd da rede. Cm a freqüência de cmutaçã de tiristres é baixa, entã nã é pssível bter cntrle linear na tensã de saída. A estrutura d estabilizadr de tensã a impedância variável, usand tiristres, é mstrada na Fig. -. v i ( ω t) v ( ωt) Fig. - - Estabilizadr a impedância variável tiristrizad. Usand-se freqüências de cmutaçã maires d que n cas ds tiristres, fazend us de transistres de ptência [3], é pssível melhrar cntrle da tensã de saída. Na Fig. - é mstrad estabilizadr a impedância variável cm transistres. As frmas de nda da tensã de entrada e da tensã de saída, para um estabilizadr

7 transistrizad, sã mstradas na Fig. -3. Nta-se que a qualidade da tensã de saída é ba, cm baix cnteúd harmônic, baix err estátic e respsta dinâmica rápida. Estes estabilizadres têm baix cust, sã rbusts, mas circuit de cmand e cntrle é cmplex, exigind sincrnism n cmand ds interruptres, e númer de interruptres cmandads é alt (quatr), cmparada cm estruturas mais simples e que pssuem apenas dis interruptres cmandads. TA TB v i ( ω t) v ( ωt) TA TB Fig. - - Estabilizadr a impedância variável transistrizad. v i ( ωt) v ( ωt) ωt Fig. -3 - Frmas de nda da tensã de entrada e da tensã de saída ds estabilizadres cm impedância variável..6 Estabilizadres d tip cmpensadres de tensã Nas estruturas d tip cmpensadras de tensã bjetiv é cmpensar as variações da tensã da rede smand-se u subtraind-se da mesma um valr de tensã V para estabilizar a tensã de saída. A cmpensaçã é feita em alta freqüência (acima de 0 khz), btend-se ba respsta dinâmica. Estes estabilizadres apresentam também baix cnteúd harmônic na tensã de saída, facilitand a filtragem, e pequen err estátic. Na Fig. -4 é mstrada a estrutura básica de um estabilizadr d tip cmpensadr de tensã.

8 Na Fig. -5 sã mstradas as frmas de nda da tensã de entrada e da tensã de saída ds estabilizadres d tip cmpensadr de tensã. V v i ( ω t) v ( ωt) Fig. -4 - Estrutura básica d tip cmpensadra de tensã. v i ( ωt) v ( ωt) ωt Fig. -5 - Frmas de nda da tensã de entrada e da tensã de saída d estabilizadr d tip cmpensadr de tensã. Existem várias tplgias que baseiam seu funcinament n princípi da cmpensaçã de tensã. A primeira delas [] é mstrada na Fig. -6 e faz us da cmutaçã em alta freqüência de transistres de ptência. Cnfrme necessári é cmutad um secundári d transfrmadr TR, visand smar u subtrair sua tensã à d transfrmadr isladr TR. Uma variaçã desta estrutura [6], substitui s transfrmadres pr capacitres, perdend a vantagem da islaçã, mas ganhand em vlume e pes. Esta estrutura é mstrada na Fig. -7. Na Fig. -8 mstra-se uma frma de cnversã indireta de tensã alternada [0]. A tensã de cmpensaçã é btida da rede pr mei de retificaçã e psterir inversã. Cnseqüentemente a estrutura é cmplexa e de alt cust. N entant, permite cntrlar cnteúd harmônic da crrente de entrada da etapa de cmpensaçã, mas nã da carga. Um cnversr d tip pnte cmpleta [] também pde ser usad para gerar a tensã de cmpensaçã. A tplgia que faz us deste cnversr é mstrada na Fig. -9. Esta estrutura é de funcinament e cntrle simples, prém, utiliza quatr interruptres cmandads, que trna cust da mesma um tant elevad.

9 TR v ( t) T i ω v ( ωt) T TR Fig. -6 - Estabilizadr d tip cmpensadr usand transistres de ptência. C S v i ( ωt) S v ( ωt) C Fig. -7 - Estabilizadr d tip cmpensadr usand capacitres. v i ( ωt) CC CA Lf Cf v ( ωt) CA CC Fig. -8 - Estabilizadr usand cmpensaçã indireta. Na Fig. -0 é mstrada uma estrutura que utiliza apenas um interruptr [3]. O cnteúd harmônic da tensã de saída desta estrutura é muit elevad, e a mesma só pde atuar cm abaixadra de tensã. A mesma tplgia básica mstrada na Fig. -9 é usada na estrutura mstrada na Fig. -, mas agra cm cmutaçã suave [5]. Para cnseguir iss fram acrescentads dis interruptres auxiliares. O númer ttal de interruptres é grande, trnand a estrutura de elevad cust.

0 S S v i ( ω t) v ( ωt) S3 S4 Fig. -9 - Estabilizadr usand um cnversr pnte cmpleta para cmpensaçã. v i ( ω t) v ( t) S ω Fig. -0 - Estabilizadr d tip cmpensadr cm apenas um interruptr. S S v i ( ω t) v ( ωt) S3 S4 Fig. - - Estabilizadr pnte cmpleta ressnante realizand a cmpensaçã. A estrutura mstrada na Fig. - utiliza um capacitr cm element série [6]. A desvantagem desta estrutura é a necessidade de duas tensões cntínuas (V e V ), que trna a mesma cmplexa, além de utilizar quatr interruptres cmandads. V S S v i ( ω t) S3 v ( ω t) V S4 Fig. - - Estabilizadr d tip cmpensadr cm capacitr cm element série.

.7 Estabilizadr usand seqüência de transistres O estabilizadr usand seqüência de transistres atua simuland uma impedância variável n primári de um transfrmadr Buck/Bst, assim cm fazem s estabilizadres cm reatr saturável. Na Fig. -3 é mstrad circuit elétric deste tip de estabilizadr. Pel fat de usar um elevad númer de interruptres a estrutura tem alt cust. A mesma pde atuar cm elevadr e cm abaixadr de tensã. A tensã de saída está isenta de cnteúd harmônic. O rendiment da estrutura, devid a elevad númer de interruptres, é baix. As frmas de nda da tensã de entrada e da tensã de saída sã mstradas na Fig. -4. Transfrmadr Bst/Buck n: v i ( ω t) Circuit de Cntrle v ( ωt) Tn Tn- T Rbn Array de Ren Ren- BJT Re Rbn- Fig. -3 - Estrutura d estabilizadr cm seqüência de transistres. Rb v i ( ωt) v ( ωt) ωt Fig. -4 - Tensã de entrada e tensã de saída d estabilizadr cm seqüência de transistres..8 Estabilizadres usand cnversres CA-CA Os cnversres CC-CC clássics pdem ser transfrmads em cnversres CA-CA substituind-se s interruptres unidirecinais ds mesms pr interruptres bidirecinais.

Cm freqüência de cmutaçã alta (acima de 0 khz), usand filtrs passivs, pde-se cnseguir baix cnteúd harmônic na saída e respsta dinâmica rápida. O principal incnveniente destes cnversres é a cmutaçã, havend necessidade de circuits de ajuda à cmutaçã, que resultam em baix rendiment e perda de rbustez. Na Fig. -5 sã mstradas as frmas de nda da tensã de entrada e da tensã de saída de um estabilizadr usand cnversr CA-CA. O err estátic é desprezível. v i ( ωt) v ( ωt) ωt Fig. -5 - Frmas de nda da tensã de entrada e da tensã de saída d estabilizadres usand cnversres CA-CA. O cnversr Buck-Bst islad (Flyback) [5] é mstrad na Fig. -6. Este cnversr tem as vantagens de apresentar pes e vlume reduzids cm baixa distrçã harmônica na tensã de saída. N entant, apresenta elevads pics de crrente ns interruptres, baix rendiment e necessidade de circuits de ajuda à cmutaçã. S S v i ( ω t) v ( ωt) Fig. -6 - Estabilizadr usand cnversr Flyback. O cnversr Buck mdificad [] mstrad na Fig. -7 tem a vantagem de reslver prblema de sbretensões ns interruptres, n entant, só pde atuar cm abaixadr de tensã. Na Fig. -8 é mstrada uma família de cnversres CA-CA [8] perand cm

3 estabilizadres de tensã. Tds apresentam a desvantagem de necessitarem de circuits de ajuda à cmutaçã. S v i ( ωt) L L v ( ωt) C R S Fig. -7 - Estabilizadr usand cnversr Buck mdificad. S S v i ( ωt) S v ( ωt) v i ( ωt) S v ( ωt) v i ( ωt) S S S X v ( ωt) Y X Y Fig. -8 - Família de cnversres CA-CA. Um auttransfrmadr eletrônic é btid em [4] e usad cm estabilizadr de tensã. Na Fig. -9 mstra-se circuit elétric deste cnversr. Tem a desvantagem de ter cmand cmplex e utilizar um grande númer de interruptres cmandads (quatr), cmparad cm cnversres que utilizam apenas dis interruptres cmandads. Um cnversr meia pnte islad [] é mstrad na Fig. -30. Neste cas é necessári um terceir interruptr bidirecinal para atuar n papel de did de rda-livre. O prblema da cmutaçã também se manifesta neste cnversr.

4 S v i ( ω t) S v ( ωt) Fig. -9 - Auttransfrmadr eletrônic usad cm estabilizadr. C S v i ( ωt) S3 v ( ωt) C S Fig. -30 - Estabilizadr usand cnversr meia pnte..9 Prpsiçã de uma nva tplgia.9. Intrduçã Na Fig. -6 fi mstrada a estrutura prpsta pr CARDOSO em 986 []. Tal estrutura tem cm principal vantagem prcessament de apenas uma prcentagem da ptência da carga, u seja, atua cm um cmpensadr, frnecend à carga a diferença entre a tensã da rede e a desejável na carga. N entant, esta estrutura tem cm incnveniente as sbretensões ns interruptres, que leva a necessidade de empregar-se circuits de ajuda à cmutaçã. Na Fig. -7 fi mstrada a estrutura prpsta pr FAGUNDES et alli em 993 []. A principal vantagem desta estrutura é a tensã definida sbre s interruptres, nã send necessáris circuits de ajuda à cmutaçã cm a finalidade de limitar as sbretensões sbre s mesms. A desvantagem desta estrutura é que a mesma, send na verdade um cnversr Buck, apenas cnsegue diminuir a tensã aplicada sbre a carga. Desta frma nã é pssível usá-la, pr exempl, cm um estabilizadr, cm tensã de entrada de 0 V ± 0% e saída estabilizada em 0 V..9. Cnversr Buck A seguir serã apresentadas as estruturas d cnversr Buck que deram rigem a

5 cnversr mstrad na Fig. -6. Iss é feit cm intuit de facilitar a cmpreensã da rigem da tplgia prpsta n presente estud. Na Fig. -3 mstra-se a estrutura cnvencinal de um cnversr Buck cm uma fnte de tensã na entrada. Na Fig. -3 é mstrada a estrutura de um cnversr Buck cnvencinal cm duas fntes de tensã na entrada. Finalmente, na Fig. -33 mstra-se a estrutura de um cnversr Buck cnvencinal cm três fntes de tensã na entrada. S S L V C R Fig. -3 - Estrutura d cnversr Buck cnvencinal cm uma fnte de tensã na entrada. S S L V C R V Fig. -3 - Estrutura d cnversr Buck cnvencinal cm duas fntes de tensã na entrada. S S L C R V V V3 Fig. -33 - Estrutura d cnversr Buck cnvencinal cm três fntes de tensã na entrada.

6.9.3 Estrutura prpsta Cm bjetiv de cnciliar as principais vantagens das estruturas apresentadas na Fig. -6 e na Fig. -7 prpõe-se uma nva estrutura, seguind-se mesm racicíni realizad na evluçã das estruturas mstradas nas Fig. -3 a Fig. -33. Mstra-se inicialmente, na Fig. -34, a estrutura da Fig. -7 desenhada de utra frma. S S L L C R V Fig. -34 - Estrutura prpsta pr [] em 993 desenhada de frma diferente. tensã. Na Fig. -35 apresenta-se a mesma estrutura da Fig. -34, mas agra cm duas fntes de S S L L C R V V Fig. -35 - Estrutura da Fig. -34 cm duas fntes de tensã. Finalmente, na Fig. -36, é mstrada a estrutura prpsta n presente trabalh. Esta cncilia a vantagem de nã haver sbretensões sbre s interruptres, prcessar apenas uma prcentagem da ptência da carga e funcinar cm estabilizadr de tensã também para tensões de entrada menres d que a tensã desejada na saída. Na Fig. -37 apresenta-se diagrama cmplet da etapa de ptência d estabilizadr prpst e que será tema de estud deste trabalh. Visand facilitar a análise d funcinament d estági de ptência, ns capítuls seguintes, apresenta-se na Fig. -38 a estrutura simplificada d

7 estabilizadr, sem s transfrmadres de entrada, u seja, cnsidera-se que as tensã V, V e V 3 estã dispníveis ns secundáris ds transfrmadres T e T. S S L L C R V V V3 Fig. -36 - Nva estrutura para estabilizadr de tensã. Rede Lf Cf T V - S C V Saída T V - D3 RL D L L D RL D4 V3 - D5 D7 D8 D6 Fig. -37 - Estági de ptência d estabilizadr prpst. S S V V3 V R C D3 D5 RL D D7 L L D D8 RL D4 D6 Fig. -38 - Estági de ptência simplificad. S

8.0 Cnclusã Neste capítul apresentaram-se as principais estruturas cnhecidas n mei científic e industrial que peram cm estabilizadres de tensã alternada. Visand bter um estabilizadr que pssa atuar cm elevadr e abaixadr de tensã, e melhrar a cmutaçã, eliminand prblema da interrupçã da crrente de indutres, prpôs-se uma nva estrutura, que apresenta as características citadas. Fi apresentada a rigem da estrutura, btida de maneira evlutiva de estruturas mais simples e de fácil cmpreensã. N próxim capítul far-se-á estud analític da tplgia prpsta, mstrand princípi de funcinament, as principais frmas de nda e equacinament d estági de ptência, visand bter ganh estátic, a funçã de transferência, s esfrçs ns cmpnentes, a ndulaçã de crrente ns indutres, a ndulaçã de tensã na saída, entre utras relações imprtantes e necessárias para traçad de ábacs, bjetivand prjet de um estabilizadr de tensã, em capítuls subseqüentes.

9 Estud Analític da Estrutura Prpsta. Intrduçã Equatin Sectin Este capítul trata da análise d estági de ptência d cnversr em estud, u seja, da estrutura prpsta n primeir capítul. Esta análise cnsiste na apresentaçã das etapas de funcinament d cnversr e suas principais frmas de nda, na btençã d ganh estátic e da funçã de transferência d cnversr, na determinaçã da ndulaçã de crrente ns indutres (L e L ) e da ndulaçã de tensã n capacitr d filtr de saída e na btençã de ábacs para determinar filtr de saída (L, L e C ). Sã determinadas também as relações de transfrmaçã ds transfrmadres T e T e s esfrçs de tensã e crrente ns cmpnentes d estági de ptência. Cnsideram-se para esta análise d funcinament da estrutura prpsta, as tplgias apresentadas nas Fig. 37 e Fig. 38 d capítul precedente. Os indutres L e L, juntamente cm capacitr C cnstituem filtr de saída. As resistências ds enrlaments ds indutres de filtragem sã representadas pr R L e R L. O indutr L f e capacitr C f cnstituem filtr de entrada. A carga é representada pr R, pr simplificaçã. Na verdade a mesma é nã-linear, send cnstituída pr um retificadr cm filtr capacitiv.. Etapas de funcinament Para descrever as etapas de funcinament é assumid que: Os interruptres de ptência sã ideais; Durante um períd de cmutaçã, as tensões de entrada e de saída sã cnstantes, iss prque a freqüência de cmutaçã (F s ) é muit mair que a freqüência da rede (F r ); A carga é puramente resistiva. As etapas de funcinament sã as seguintes: Primeira etapa (t, t ), (Fig. -): O interruptr S está cnduzind. A crrente de carga circula através de V, V, D, S, D 3, R L, L e R //C. A crrente d indutr L, i L, circula através de L, R L, D 4, S, D 3, R L e L. Durante esta etapa é transferida energia de V e V para a carga. Esta etapa é finalizada n instante t, quand interruptr S é cmandad a cnduzir.

0 S V V3 V R C D3 D5 RL D L D7 L D D8 RL D4 D6 D4 L D S D3 L VV V Fig. -- Primeira etapa de funcinament. S Fig. - - Circuit equivalente da primeira etapa. Segunda etapa (t, t ), (Fig. -3): Esta etapa tem iníci n mment da entrada em cnduçã d interruptr S. Os interruptres S e S cnduzem. A crrente d indutr L, i L, circula através de V, V, D, S, D 3, R L, L e R //C. A crrente d indutr L, i L, circula através de L, R L, D 6, S, D 7, V 3, V e R //C. A carga recebe energia das fntes V, V e V 3. Esta etapa termina quand interruptr S é cmandad a abrir, n instante t. S V V3 V R C D3 D5 RL D L D7 L D D8 RL D4 D6 D VV S D7 S V-V3 D3 D6 L L V Fig. -3 - Segunda etapa de funcinament. S Fig. -4 - Circuit equivalente da segunda etapa. Terceira etapa (t, t 3 ), (Fig. -5): N instante t, quand interruptr S é cmandad a abrir tem iníci a terceira etapa. O interruptr S está cnduzind. A crrente da carga circula pr V, V 3, D 8, S, D 5, R L, L e R //C. A crrente i L circula através de L, R L, D 6, S, D 5, R L, L e R //C. A carga recebe energia das fntes V e V 3. A tensã aplicada sbre a mesma é a diferença entre V e V 3. Esta etapa é finalizada n instante t 3, quand interruptr S é cmandad a cnduzir. Os fenômens de cmutaçã (recuperaçã reversa, pr exempl) ds dids D à D 8 nã estã send cnsiderads nesta descriçã das etapas de funcinament. Em seçã subseqüente deste trabalh mstra-se que as recuperações reversas ds dids, alteram significativamente s valres máxims de crrente ns cmpnentes d circuit, exigind circuits de ajuda à cmutaçã, para permitir melhr cntrlar estes fenômens.

S V V3 V R C D3 D5 RL D L D7 L D D8 RL D4 D6 D8 V-V3 S D6 D5 L L V Fig. -6 - Circuit equivalente da terceira etapa. Fig. -5 - Terceira etapa de funcinament. S Quarta etapa (t 3, t 4 ), (Fig. -7): Quand interruptr S é cmandad a cnduzir n instante t 3 tem iníci a quarta etapa de funcinament. Assim cm na segunda etapa, s interruptres S e S estã cnduzind. A crrente d indutr L, i L, circula através de V, V, D, S, D 3, R L, L e R //C. A crrente d indutr L, i L, circula através de L, R L, D 6, S, D 7, V 3, V e R //C. A carga recebe energia das fntes V, V e V 3. Esta etapa é finalizada quand interruptr S é cmandad a abrir n instante t 4. S V V3 V R C D3 D5 RL D L D7 L D D8 RL D4 D6 D VV S D7 S V-V3 D3 D6 L L V S Fig. -8 - Circuit equivalente da quarta etapa. Fig. -7 - Quarta etapa de funcinament. As principais frmas de nda, idealizadas, para um períd de cmutaçã, e cnsiderand a tensã de entrada n seu valr de amplitude máxima, sã mstradas na Fig. -9. Pde-se verificar pela Fig. -9 que as tensões sbre s indutres L e L tem plaridades cntrárias. Iss significa que, quand um indutr está send magnetizad utr estará send desmagnetizad. Cm relaçã às derivadas de crrente, enquant num indutr a crrente estará cm derivada psitiva, n utr terá derivada negativa. Os intervals de cnduçã simultânea ds interruptres S e S nã afetam as tensões sbre s indutres, cnseqüentemente as derivadas de crrente nã sã alteradas. Já as tensões sbre s interruptres cmandads S e S trnam-se nulas durante s intervals t, clar, prque ambs s interruptres estã cnduzind.

V L (VV)-V (V-V3)-V V L V-(V-V3) i L V-(VV) i L V S (VV3) V S (VV3) Cmand S Ts Cmand S t t t t t t t t3 t4 Fig. -9 - Principais frmas de nda..3 Ganh estátic e funçã de transferência d cnversr.3. Mdel da chave PWM de Vrpérian Md cntínu de crrente Um cnversr é um circuit elétric nã linear devid à cmutaçã ds interruptres (transistres e dids). Para linearizar um cnversr pde ser usad mdel da chave PWM de Vrpérian. Este mdel frnece um circuit equivalente para interruptr e did. O mdel da chave PWM de Vrpérian pde ser usad em qualquer cnversr. Cnsiderems circuit de um cnversr Buck mstrad na Fig. -0. Neste circuit s interruptres (S e D) serã substituíds pel mdel da chave PWM. Nta-se a presença de três terminais: terminal ativ (a), terminal cmum (c) e terminal passiv (p). O pnt a está cnectad a interruptr S, pis mesm é interruptr ativ. O pnt p é cnectad a did D, pis mesm é cmpnente passiv. O pnt c é pnt cmum as dis interruptres. As relações entre tensões e crrentes ns três pnts da chave PWM sã dadas pr:

3 ic (t) 0 t DTs i a (t) = 0 DTs t Ts (.) vap(t) 0 t DTs v cp(t) = 0 DTs t Ts (.) a S c L Vin D C R p Fig. -0 - Cnversr Buck. As relações dadas acima representam s valres instantânes da crrente e da tensã. Os valres médis das mesmas sã dads pr: i a = di c (.3) v cp = d v ap (.4) O equacinament que segue é válid para cnversr Buck. Cm as equações (.3) e (.4) pde-se desenhar um circuit para representar seu cmprtament. N entant, é necessári definir pnt de peraçã d mesm. Aplicand-se uma perturbaçã para linearizar mdel tem-se: d = D (.5) i = Di î = Dî (.6) a cp c ap a cp c v = D v vˆ = d vˆ (.7) ap O circuit que representa as expressões (.6) e (.7) é mstrad na Fig. -. O transfrmadr ali presente é d tip DC, capaz de transferir tensões cntínuas. Este cmpnente nã é um cmpnente físic, mas idealizad. O mdel da chave PWM mstrad na Fig. - pde ser usad para bter-se ganh estátic d cnversr, já que este mdel representa tensões e crrentes médias ns terminais a, p e c da chave PWM.