UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ DEPARTAMENTO ACADÊMICO DE ELETROTÉCNICA ELETRÔNICA DIGITAL - ET75C Prof.ª Elisabete Nakoneczny Moraes Aula 6 - Flip Flop Multivibrador biestável Curitiba, 2 maio de 27. Lógica: Combinacional x Sequencial O circuito combinacional é aquele em que a saída depende exclusivamente das combinações entre as variáveis de entrada. Circuito sem memória O circuito sequencial é composto por um circuito combinacional e elementos de memória. A saída, em qualquer instante, depende da entrada presente e das condições dos sinais da entrada no passado. Circuito com memória Idoeta & Capuano, cap 6 Tocci, cap 5 Taub, cap 4 Floyd, cap 2 Mai 7 7 Aula 6 - FlipFlop 2 Eletrônica Digital teoria, componentes e aplicações. Mordka Szajnberg. LTC. cap7
Contextualização: circuitos multivibradores Termo atribuído para circuitos cuja saída varia entre dois estados. Monoestáveis possuem um estado estável, no qual podem permanecer indefinidamente e, um estado quase estável, em que permanece por um intervalo de tempo predefinido que passado algum tempo regressa ao estado inicial. Uso como gerador de pulso. Ex: minuteria. Vout Astáveis não possuem estados estáveis, por isso a saída oscila indefinidamente entre dois estados possíveis, com uma frequência determinada. Vout T Biestáveis possuem dois estados estáveis e são exemplificados pelos flip-flops. 2 Mai 7 Aula 6 - FlipFlop 3 IN LATCH (trava) Qualquer dispositivo que tem dois estados estáveis é dito biestável e sendo selecionado um dos estados e este permanecendo até que haja uma ação de mudança, é dito que possui memória. OUT O problema deste latch elementar, é a sua impossibilidade de mudar o valor armazenado. A sua implementação dá origem aos latches com: Q Q' Portas NAND Portas NOR 2 Mai 7 Aula 6 - FlipFlop 4 2
Latch x FlipFlop Segundo Thomas Floyd latch é um tipo de dispositivo de armazenamento similar aos flip-flops porque são biestáveis que podem permanecer em um dos dois estados estáveis usando uma configuração de realimentação. A principal diferença entre latches e flip-flops é o método usado para a mudança de estado dos mesmos. - Ativado por nível latches 2- Ativado por borda flip-flops Floyd, Thomas. Sistemas digitais fundamentos e aplicações, cap 7. 2 Mai 7 Aula 6 - FlipFlop 5 Tabela da verdade do biestável R (reset) = reciclagem S (set) = sensibilização Saída Q Ação Estado anterior Memoriza Ativa Limpa Não permitido Q=Q 2 Mai 7 Aula 6 - FlipFlop 6 3
Terminais A célula de memória mais simples é o multivibradar biestável, mais comumente conhecido como flip-flop, designado por FF. A representação convencional de um FF contém duas entradas: S - entrada de sensibilização ("set" - operar, ativar) Saída normal R - entrada de reciclagem ("reset - limpar, reiniciar). Q Q Se estiver em nível lógico alto, deverá ficar em nível baixo, e vice-versa. Q Q' / Q Saída negada ou barrada 2 Mai 7 Aula 6 - FlipFlop 7 Formas de ativação da operação Por nível lógico do sinal de controle, sem a necessidade de sincronismo. Controle por nível ou limiar )alto 2)baixo E=> enable (habilita) Por um sinal de sincronismo para estabelecer o ritmo do seu funcionamento, sendo sensíveis por borda ou transiente (flanco,edge): E FF )borda de subida 2)borda de descida FF Símbolo de entrada dinâmica FF 2 Mai 7 Aula 6 - FlipFlop 8 4
Operação Latch SR (set-reset) A análise começa pela suposição que no momento da aplicação das entradas, os níveis Q e Q estejam presentes na saída. S R Q Q Ação Qa Qa Nenhuma mudança (mantém estado anterior) Desativada - Ativada Ativada - Desativada * * Estado Proibido 2 Mai 7 Aula 6 - FlipFlop 9 Operação Latch SR (set-reset) A análise começa pela suposição que no momento da aplicação das entradas, os níveis Q e Q estejam presentes na saída. S R Q Q Ação Qa Qa Nenhuma mudança (mantém estado anterior) Desativada - Ativada Ativada - Desativada * * Estado Proibido 2 Mai 7 Aula 6 - FlipFlop 5
Operação Latch SR (set-reset) Supondo : Q= e Q = CONFLITO S R Q Q Ação Qa Qa Nenhuma mudança (mantém estado anterior) Desativada - Ativada Ativada - Desativada * * Estado Proibido 2 Mai 7 Aula 6 - FlipFlop Operação Latch SR (set-reset) Supondo : Q= e Q = CONFLITO S R Q Q Ação Qa Qa Nenhuma mudança (mantém estado anterior) Desativada - Ativada Ativada - Desativada * * Estado Proibido 2 Mai 7 Aula 6 - FlipFlop 2 6
Operação Latch SR (set-reset) Supondo : Q= e Q = ERRO LÓGICO S R Q Q Ação Qa Qa Nenhuma mudança (mantém estado anterior) Desativada - Ativada Ativada - Desativada * * Estado Proibido 2 Mai 7 Aula 6 - FlipFlop 3 CI 74LS279-4 latches S -R 2 latches com duas entradas 2 Mai 7 Aula 6 - FlipFlop 4 Créditos: Floyd, p.39 7
Exercício Analisar a operação do latch com portas NOR e NAND a fim de identificar qual é o terminal S e qual é o terminal R. a) 2 Q Q Qa Qa R 2 S 2 b) 2 Q Q Qa Qa R 2 S 2 Mai 7 Aula 6 - FlipFlop 5 Entrada ativa em nível lógico baixo SR R 2 S Entrada é ativa em nível lógico S R Q Q Ação Qa Qa Nenhuma mudança (mantém estado anterior) Desativada - Ativada Ativada - Desativada Estado Proibido 2 Q Q Qa Qa S 2 R 2 Mai 7 Aula 6 - FlipFlop 6 8
Flip Flop - Terminologia Elemento biestável (flip-flop) que não depende apenas de suas entradas momentâneas, mas também da realimentação, sendo esta uma das características seguida pela existência de memória, isto significa que suas saídas permanecem no estado imposto, mesmo depois da remoção do sinal de entrada. As principais aplicações dos elementos biestáveis são as memórias eletrônicas e os contadores e divisores de frequência. Tipos básicos: R-S J-K tipo T tipo D O bloco elementar da lógica sequencial é conhecido pelo seu nome em inglês, flipflop: Entrada(s) principal(ais) e 2 Um pulso de controle Clock Duas saídas complementares Q e Q (/Q) Uma entrada de pré-ajuste (preset) PR Uma entrada de apagamento (clear) CL controle 2 Mai 7 Aula 6 - FlipFlop 7 FF Síncrono x Assíncrono Síncrono: ações são executadas simultaneamente Para isso é necessário um sinal especial denominado de clock, que cadencia uma eventual troca de estado, Determina a velocidade de operação do circuito. Clock é um sinal de temporização usado para coordenar as ações de dois ou mais circuitos eletrônicos no sequenciamento de eventos. Sinal de tensão gerado por um cristal oscilador e circuitos auxiliares que oscila entre os estados alto e baixo, normalmente usando um duty cycle de 5%, gerando uma onda quadrada. Assíncrono o sinal de saída depende da ordem segundo a qual as entradas mudam de sinal, o estado do circuito pode alterar a qualquer instante. Os tempos funcionam de forma independente, de modo a alterar o estado da saída imediatamente após o sinal de entrada. 2 Mai 7 Aula 6 - FlipFlop 8 9
Operação Latch SR implementado: E= Duas portas E foram colocadas nas entradas do flip-flop do latch SR na tentativa de impedir a ocorrência do estado lógico proibido Q=Q =. Se a entrada ENABLE for, temos sempre g= e h=, independente dos valores de S e R. Esta condição equivale aos casos anteriores em que as saídas permanecem nos seus valores prévios (Qanterior). E E Supondo início: Q= e Q = S R E Q Q Qa Qa Supondo início: (roteiro7. é chamado de síncrono) Q= e Q = 2 Mai 7 Aula Qa 6 - FlipFlop Qa 9 Operação Latch SR implementado: E= Se a entrada ENABLE for, temos g=s e h=r e o circuito se comporta como a análise feita anteriormente com a mesma tabela de verdade e o mesmo estado impossível. E ESTADO PROIBIDO S R E Q Q Assim, a entrada habilita (ENABLE) comanda a operação do bloco, solucionando parcialmente o estado proibido somente quando em nível lógico. * * 2 Mai 7 Aula 6 - FlipFlop 2
Entradas assíncronas Os controles assíncronos são entradas de sinais de controle, que possuem prioridade sob o sinal de clock e portanto não dependem do sinal de clock.. ENABLE (E) terminal de habilitação, enquanto em nível baixo (), o FF ignora a(s) entrada(s). 2. CLEAR (CL)* independentemente das entradas e do clock, torna Q=. 3. PRESET(PR)** independentemente das entradas e do clock, torna Q=. Os controles E, CL e PR têm atuação sobre o FF somente no comando por nível. *Alguns CI s empregam a terminologia RS para clear **Alguns CI s empregam a terminologia SET para preset 2 Mai 7 Aula 6 - FlipFlop 2 Flip Flop JK, D e T Tipo JK ME (mestre -escravo) Tipo T (toogle) Tipo D (data) J K Q Qa Qa T Q Qa Qa' D Q 2 Mai 7 Aula 6 - FlipFlop 22
Exemplo D =EN=E Q 2 Mai 7 Aula 6 - FlipFlop 23 Exercício ) RS Admitindo que seja um latch SR 2 Mai 7 Aula 6 - FlipFlop 24? 2
Exercício 2) D Q 2 Mai 7 Aula 6 - FlipFlop 25 Exercício 3) PR SEM o sinal PR e CLR COM o sinal PR e CLR CL 2 Mai 7 Aula 6 - FlipFlop 26 3