GUIAS DE TRABALHOS DE LABORATÓRIO DE ELECTRÓNICA I

Transcrição

1 INSTITUTO SUPERIOR TÉCNICO Departamento de Engenharia Electrotécnica e de Computadores (DEEC) Área Científica de Electrónica GUIAS DE TRABALHOS DE LABORATÓRIO DE ELECTRÓNICA I 1º. Semestre 2005/06 António Baptista, Ana Teresa Freitas, Jorge R. Fernandes, Isabel C. Teixeira, J. Paulo Teixeira Versão Setembro de 2005

2 2

3 Índice Trabalho T1 - Circuitos com Díodos de Junção Problemas...5 Problema (Díodo de junção)...5 Problema (Circuito limitador)...5 Problema (Circuito rectificador) Montagem de um Circuito Rectificador...7 APÊNDICE 1.A Programa HIMES...9 APÊNDICE 1.B - Placa de montagem de circuitos ( breadboard )...10 APÊNDICE 1.C Características do Díodo 1N Trabalho T2 - Transistores MOS e Bipolar (TJB) Problemas...12 Problema (Curvas Características)...12 Problema (Polarização estabilizada)...12 Problema (Andares de amplificação simples)...13 Problema (Modelo incremental) Montagem de Circuitos Amplificadores com Transistores de Efeito de Campo MOS Esquema de ligações e lista de material Dimensionamento Condução do trabalho experimental Condução do trabalho de simulação Relatório...17 APÊNDICE 2.A Características do Circuito Integrado Trabalho T3 - Portas Lógicas MOS Problemas...20 Problema (Inversor CMOS) Amplificador CMOS Esquema de ligações e lista de material Condução do trabalho experimental

4 Condução do trabalho de simulação Portas Lógicas MOS de duas entradas Esquema de ligações e lista de material Condução do trabalho experimental Relatório...24 Trabalho T4 - Fontes de Corrente Problemas...26 Problema (Fontes de corrente)...26 Problema (Amplificadores com carga activa) Fontes de Corrente Esquema de ligações e lista de material Dimensionamento Condução do trabalho experimental Condução do trabalho de simulação Relatório...29 APÊNDICE 4.A Características do Circuito Integrado Apêndice A: Relatórios dos Trabalhos

5 Trabalho T1 - Circuitos com Díodos de Junção 1.1. Problemas Problema (Díodo de junção) Considere o circuito representado na Fig. P1.1.1, para o qual se admite que o díodo de junção apresenta uma queda de tensão directa 0.7 V a 1 ma. i D va R vd R = 10 kω v = 5 V A Fig P1.1.1 Malha elementar 1. Em vista da montagem, espera que o díodo esteja polarizado directa ou inversamente? Porquê? 2. Calcule v D e i D, considerando que o díodo é representado pelos seguintes modelos: (a) díodo ideal (modelo linear por troços); (b) queda de tensão constante (modelo linear por troços); (c) díodo com resistência (modelo linear por troços); (d) característica exponencial (admita n = 2). Compare os resultados, em particular no que se refere à precisão obtida com os diferentes modelos acima descritos. 3. Qual o valor da potência posta em jogo no díodo? Problema (Circuito limitador) Considere o circuito da Figura P1.1.2, que inclui dois díodos, caracterizados por um modelo linear por troços descrito por Vγ = 0.7 V e Rγ = 0 Ω, duas fontes de tensão DC (V1 = 75 V, V2 = 30 V), duas resistências (R 1 = 100 kω, R 2 = 200 kω) e uma fonte de sinal de variação lenta no tempo, vi (t), cuja amplitude pode variar entre 100 e V. a) Determine a característica de transferência v o (v I), definindo os pontos de quebra e as inclinações dos vários troços da característica, bem como o estado (condução, ou corte) dos díodos em cada troço. 5

6 b) Nesse domínio de tensão de v I, qual a máxima tensão inversa que os díodos têm de suportar? R 1 D 2 + v i - D 1 R 2 V 1 V 2 + v o - Figura P Circuito limitador Problema (Circuito rectificador) Considere o circuito representado na Fig. P1.1.3, em que o primário do transformador está ligado à rede de corrente alternada (50 Hz). Admita que os quatro díodos de junção são idênticos. 1) Suponha que o condensador C ainda não foi inserido no circuito. a. Os díodos do circuito rectificador podem ser representados através de um modelo de díodo ideal? Porquê? E que aproximações introduziria tal modelação nos resultados? b. Qual é a forma de onda da tensão v2, na carga R, e qual a função desempenhada pelos díodos? c. Qual o valor máximo da corrente directa que os díodos têm de suportar? E o valor máximo da tensão inversa? 2) Admita agora que insere o condensador C no circuito. a. Calcule o valor de C para que a ondulação (ripple) de v 2 tenha uma amplitude de aproximadamente 2 V. b. Represente graficamente v 2 (t). c. Qual o valor estimado da componente contínua da tensão v2 (t)? 10:1 230 V 50 Hz C v2 R = 50 Ω Fig Circuito rectificador de onda completa 6

7 1.2. Montagem de um Circuito Rectificador 1. Esquema de ligações e lista de material Figura 1 R v I ~ D v D CH1 OSC. CH2 OSC Osciloscópio Hitachi VC-6523 v I Gerador de funções GFG-8015 PC Computador R Resistência (10kΩ ou 470Ω) D Díodo 1N Condução do trabalho experimental Meça as resistências de valor nominal 470Ω e 10kΩ com o ohmímetro. Efectue a montagem do circuito da figura 1 com R=10kΩ. Antes de ligar os aparelhos, programar o osciloscópio e o gerador de funcões do seguinte modo: o Osciloscópio: CH1 0,5V/DIV CH2 0,5V/DIV CH1, CH2 MODE - Alt ou Chop INT TRIGGER - CH1 Time Div 0,2ms Trigger (disparo) MODE Auto SOURCE Int o Gerador de funções: Frequency Range 1kHz Amplitude Min Duty Cal Function Sinusoidal Ligue primeiro o osciloscópio e só depois o gerador de funções. Ligue o computador pessoal e abra o programa HIMES. Utilize este programa para capturar todos os sinais visualizados no osciloscópio, de modo a permitir a sua visualização e análise no computador. Imprima as figuras obtidas e comente os resultados. a) Aumente a amplitude do sinal sinusoidal até atingir 1V. o Visualize as tensões de entrada v I e a de saída v D no osciloscópio. No computador visualize v I, v D e calcule v R=v I-v D. 7

8 o No computador e utilizando as formas de onda da alínea anterior obtenha v D(v I). Imprima o gráfico resultante. b) Substitua a resistência de 10kΩ pela de 470Ω. Repita a alínea anterior. 3. Condução do trabalho de simulação a) Considere apenas o díodo utilizado na montagem anterior. Obtenha por simulação, a sua característica I(V) para as temperaturas de -65ºC,25ºC, 175ºC. Utilize o seguinte modelo para o díodo:.model D1N4003 D (IS=100e-12 N=2) Para variar a temperatura utilize a instrução:.temp b) Repita a simulação anterior considerando no modelo N=1. Justifique as diferenças observadas, relativamente à alínea anterior, na característica I(V). c) Simule o circuito da Fig.1 utilizando para o díodo o modelo descrito na alínea a), para as temperaturas de 25ºC e 50ºC. Aplique na entrada do circuito uma tensão, v I, sinusoidal com uma amplitude de 1V e uma frequência de 1kHz. Registe a tensão de saída vo(t). d) Repita a alínea anterior modificando os parâmetros do modelo do díodo de acordo com o descrito na alínea b). 4. Relatório a) Dos resultados experimentais obtidos em 2. a) e b) obtenha estimativas para a tensão de condução do díodo e para a sua resistência interna. b) A partir dos resultados de simulação, diga: o Em que situações o comportamento do díodo mais se aproxima do correspondente ao díodo ideal, mantendo fixo o valor da corrente I D. o Qual a influência da variação da temperatura no funcionamento do circuito. c) Faça uma análise crítica dos resultados experimentais e de simulação obtidos. d) Não se esqueça de: o Nos gráficos indicar todas as grandezas representadas. o Indicar as unidades de medida das diferentes grandezas representadas e calculadas. Nota: Para a realização deste trabalho é necessário que os alunos preparem previamente os ficheiros que vão ser utilizados nas diversas simulações. 8

9 APÊNDICE 1.A Programa HIMES O programa HIMES permite adquirir os sinais visualizados nos osciloscópios e guardar em memória até oito curvas distintas. Indicam-se seguidamente as sequências de comandos em algumas das mais frequentes operações realizadas com o HIMES. 1- Para adquirir os sinais visualizados no osciloscópio deve seguir o seguinte procedimento: a. No osciloscópio carregar nos botões STORAGE e HOLD. b. Abra o programa HIMES. c. Seleccione o menu DATA e execute READ F1. d. Entre no menu DISPLAY e seleccione WINDOW F2: Seleccione SINGLE ou DUAL1 consoante pretende ver um gráfico ou dois gráficos. Seleccione as curvas (CH1 e ou CH2 lidas do osciloscópio) que pretende observar no 1º gráfico. Execute o comando ESC. e. Se Seleccionou DUAL1 pode voltar ao início de (c.) e repetir o procedimento para o 2º gráfico (DUAL2). 2- Se pretender efectuar cálculos com os sinais adquiridos vá ao menu CALC. Exemplo- Calcular a diferença entre os sinais dos CH1 e CH2: a. Entre no sub-menu MATH. b. Introduza o operador -. c. Introduza o 1º operando (CH1). d. Introduza o 2º operando (CH2). e. Indique o canal em que pretende guardar o resultado (CH3). f. Se pretender obter o gráfico da curva obtida execute os procedimentos indicados no ponto anterior alínea d. 3- Se pretender ver dois sinais no modo XY vá ao menu OPTION entre no sub-menu DIV OPTIONS e seleccione XYMODE. 4- Para imprimir um gráfico: a. Entre no menu DISPLAY e seleccione o comando PRINT b. Entre o nome do ficheiro (c:\temp\*.pcx) de resultados. c. Entre os comentários que entender nas linhas 1 e 2. d. Execute o comando ESC. e. Entre no menu DATA e seleccione QUIT. f. Após sair do HIMES edite o ficheiro *.pcx e imprima-o. 9

10 APÊNDICE 1.B - Placa de montagem de circuitos ( breadboard ) 1 A B Figura 1.B. 1- Face superior de uma placa de montagem de circuitos ( breadboard ). Uma placa de montagem de circuitos breadboard, figura 1.B.1, tem vários fios metálicos, geralmente de cobre, interligando os oríficios de ligação. Esses fios são colocados na face inferior da placa e estão dispostos segundo o esquema representado na figura 1.B.2. C D A B Figura 1.B.2 Face inferior de uma placa de montagem de circuitos indicando a disposição dos fios metálicos de interligação ( ). Cada fio forma um nó de ligação onde dois ou mais componentes são ligados. Não sendo possível ligar dois componentes directamente ao mesmo nó pode-se estabelecer essa ligação com um fio metálico externo. Os fios de ligação que se estendem a todo o comprimento da placa, na sua parte superior e inferior são normalmente utilizados para ligar as fontes de tensão (figura 1.B1 e 2, A-D). C D 1 Para mais informações consultar por exemplo: en.wikipedia.org/wiki/breadboard. 10

11 APÊNDICE 1.C Características do Díodo 1N

12 1N4004 and 1N4007 are Preferred Devices This data sheet provides information on subminiature size, axial lead mounted rectifiers for general purpose low power applications. Mechanical Characteristics Case: Epoxy, Molded Weight: 0.4 gram (approximately) Finish: All External Surfaces Corrosion Resistant and Terminal Leads are Readily Solderable Lead and Mounting Surface Temperature for Soldering Purposes: 220 C Max. for 10 Seconds, 1/16 from case Shipped in plastic bags, 1000 per bag. Available Tape and Reeled, 5000 per reel, by adding a RL suffix to the part number Available in Fan Fold Packaging, 3000 per box, by adding a FF suffix to the part number Polarity: Cathode Indicated by Polarity Band Marking: 1N4001, 1N4002, 1N4003, 1N4004, 1N4005, 1N4006, 1N4007 MAXIMUM RATINGS Rating Symbol 1N4001 1N4002 1N4003 1N4004 1N4005 1N4006 1N4007 Unit *Peak Repetitive Reverse Voltage Working Peak Reverse Voltage DC Blocking Voltage *Non Repetitive Peak Reverse Voltage (halfwave, single phase, 60 Hz) V RRM V RWM V R LEAD MOUNTED RECTIFIERS VOLTS DIFFUSED JUNCTION CASE AXIAL LEAD PLASTIC MARKING DIAGRAM AL 1N 400x YYWW AL = Assembly Location 1N400x = Device Number x = 1, 2, 3, 4, 5, 6 or 7 YY = Year WW = Work Week Volts V RSM Volts *RMS Reverse Voltage V R(RMS) Volts *Average Rectified Forward Current (single phase, resistive load, 60 Hz, T A = 75 C) *Non Repetitive Peak Surge Current (surge applied at rated load conditions) Operating and Storage Junction Temperature Range *Indicates JEDEC Registered Data I O 1.0 Amp I FSM 30 (for 1 cycle) Amp T J 65 to +175 C T stg ORDERING INFORMATION See detailed ordering and shipping information on page 2 of this data sheet. Preferred devices are recommended choices for future use and best overall value. Semiconductor Components Industries, LLC, 2001 March, 2001 Rev. 7 1 Publication Order Number: 1N4001/D

13 1N4001, 1N4002, 1N4003, 1N4004, 1N4005, 1N4006, 1N4007 ELECTRICAL CHARACTERISTICS* Maximum Instantaneous Forward Voltage Drop (i F = 1.0 Amp, T J = 25 C) Rating Symbol Typ Max Unit v F Volts Maximum Full Cycle Average Forward Voltage Drop (I O = 1.0 Amp, T L = 75 C, 1 inch leads) Maximum Reverse Current (rated dc voltage) (T J = 25 C) (T J = 100 C) Maximum Full Cycle Average Reverse Current (I O = 1.0 Amp, T L = 75 C, 1 inch leads) *Indicates JEDEC Registered Data V F(AV) 0.8 Volts I R µa I R(AV) 30 µa ORDERING & SHIPPING INFORMATION Device Package Shipping 1N4001 Axial Lead 1000 Units/Bag 1N4001FF Axial Lead 3000 Units/Box 1N4001RL Axial Lead 5000/Tape & Reel 1N4002 Axial Lead 1000 Units/Bag 1N4002FF Axial Lead 3000 Units/Box 1N4002RL Axial Lead 5000/Tape & Reel 1N4003 Axial Lead 1000 Units/Bag 1N4003FF Axial Lead 3000 Units/Box 1N4003RL Axial Lead 5000/Tape & Reel 1N4004 Axial Lead 1000 Units/Bag 1N4004FF Axial Lead 3000 Units/Box 1N4004RL Axial Lead 5000/Tape & Reel 1N4005 Axial Lead 1000 Units/Bag 1N4005FF Axial Lead 3000 Units/Box 1N4005RL Axial Lead 5000/Tape & Reel 1N4006 Axial Lead 1000 Units/Bag 1N4006FF Axial Lead 3000 Units/Box 1N4006RL Axial Lead 5000/Tape & Reel 1N4007 Axial Lead 1000 Units/Bag 1N4007FF Axial Lead 3000 Units/Box 1N4007RL Axial Lead 5000/Tape & Reel 2

14 1N4001, 1N4002, 1N4003, 1N4004, 1N4005, 1N4006, 1N4007 PACKAGE DIMENSIONS AXIAL LEAD CASE ISSUE M K F B D A F K 3

15 1N4001, 1N4002, 1N4003, 1N4004, 1N4005, 1N4006, 1N4007 ON Semiconductor and are trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. Typical parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including Typicals must be validated for each customer application by customer s technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer. PUBLICATION ORDERING INFORMATION NORTH AMERICA Literature Fulfillment: Literature Distribution Center for ON Semiconductor P.O. Box 5163, Denver, Colorado USA Phone: or Toll Free USA/Canada Fax: or Toll Free USA/Canada ONlit@hibbertco.com Fax Response Line: or Toll Free USA/Canada N. American Technical Support: Toll Free USA/Canada EUROPE: LDC for ON Semiconductor European Support German Phone: (+1) (Mon Fri 2:30pm to 7:00pm CET) ONlit german@hibbertco.com French Phone: (+1) (Mon Fri 2:00pm to 7:00pm CET) ONlit french@hibbertco.com English Phone: (+1) (Mon Fri 12:00pm to 5:00pm GMT) ONlit@hibbertco.com EUROPEAN TOLL FREE ACCESS*: *Available from Germany, France, Italy, UK, Ireland CENTRAL/SOUTH AMERICA: Spanish Phone: (Mon Fri 8:00am to 5:00pm MST) ONlit spanish@hibbertco.com Toll Free from Mexico: Dial for Access then Dial ASIA/PACIFIC: LDC for ON Semiconductor Asia Support Phone: (Tue Fri 9:00am to 1:00pm, Hong Kong Time) Toll Free from Hong Kong & Singapore: ONlit asia@hibbertco.com JAPAN: ON Semiconductor, Japan Customer Focus Center Nishi Gotanda, Shinagawa ku, Tokyo, Japan Phone: r14525@onsemi.com ON Semiconductor Website: For additional information, please contact your local Sales Representative N4001/D

16 Trabalho T2 - Transistores MOS e Bipolar (TJB) 2.1. Problemas Problema (Curvas Características) Considere o circuito representado na Fig. P2.1.1, em que o transistor NMOS é caracterizado por k = 1 ma V -2 e Vt = 2 V. (a) Calcule i D e v D quando v G = 0; 2.5 e 5 V. Indique, justificando, para cada valor da tensão v G, a região de funcionamento do transistor. (b) Determine o valor máximo de v G para que o transistor esteja na região de saturação. (c) Esboce as características de transferência v D (v G ). v G V DD i D R D v D V R DD D = 5V = 5kΩ Fig. P2.1.1 Problema (Polarização estabilizada) Considere o circuito representado na Fig. P2.1.2, em que os transistores bipolares são caracterizados, na sua região activa, por β 1 = 50 e β 2 = 20. Fig. P

17 1 Calcule as tensões e correntes nos transistores (Sugestão: de início, admita que pode desprezar a corrente de base de Q 2, em comparação com a corrente de colector de Q 1) 2 Suponha que, para a temperatura T=100ºC, os valores do ganho de corrente se modificam para β 1 = 100 e β 2 = 40. Que variação percentual se verifica nas correntes de colector, I C1 e IC2? 3 Admita que, ao montar o circuito, ficava inadvertidamente interrompida a ligação de R 1. Como se modificam os pontos de funcionamento em repouso (PFR) de Q 1 e Q 2? Problema (Andares de amplificação simples) Considere o circuito representado na Fig. P2.1.3, em que o transistor de junção bipolar (TJB) tem um ganho de corrente β = 100 e uma tensão de Early V A = 50 V (a) Em que região de funcionamento deve operar o TJB? Porquê? (b) Determine o ponto de funcionamento em repouso (PFR) do transistor. (c) Calcule o ganho de tensão, a impedância de entrada e a impedância de saída. (d) Se vi for uma tensão alternada sinusoidal com frequência na banda de passagem do amplificador, determine a sua amplitude máxima para que não haja distorção na tensão incremental de saída, v o. Problema (Modelo incremental) Considere os circuitos representados na Fig. P2.1.4, em que o transistor NMOS é caracterizado por V t = 1.5 V, k = 0.5 ma V -2 e λ -1 = 50 V. (a) Em que região de funcionamento opera o transistor NMOS? Porquê? (b) Determine o ponto de funcionamento em repouso (PFR) do transistor. (c) Calcule o valor dos parâmetros do circuito equivalente incremental. 13

18 (d) Represente o circuito equivalente incremental para o funcionamento dinâmico do amplificador e calcule o ganho, a resistência de entrada e a resistência de saída na banda de passagem (para a qual se admite desprezável a impedância dos condensadores de acoplamento). V DD v I R G R D v O R l V R R DD D G l = 12 V = 5kΩ = 10 MΩ R = 10 kω Fig. P Montagem de Circuitos Amplificadores com Transistores de Efeito de Campo MOS Esquema de ligações e lista de material V DD V DD R D R 2 R D V DS C v O V GS ~ v I ~ R 1 CH1 OSC. CH2 CH1 OSC. CH2 Figura 1 Montagem para a medida da característica V DS(V GS). Figura 2 Montagem amplificadora. 14

19 OSC Osciloscópio Hitachi VC-6253 MULT Multímetro Kiptto 1992HZ vi Gerador de funções GFG-8015 V DD Fonte de tensão GPC-3020 PC Computador RD 2,2kΩ (22kΩ no ponto I.b)) R 1=150kΩ. R 2 = 330kΩ (150kΩ no ponto II.b)). C = 2,2 μf. M 1n Transistor de efeito de campo MOS de canal n do integrado Dimensionamento Nos pontos I e II admita que no transistor de efeito de campo k=7, AV -2 e Vt0=1,9V. I. Determinação da característica V DS(V GS). Considere a montagem da figura 1 com RD=2,2kΩ, VDD=10V e 0<VGS<5V. Calcule: a) Os valores de V GS e V DS que definem os limites das diferentes zonas de funcionamento do transistor. b) A característica de transferência V DS(V GS). Se alterar R D para 22kΩ como se modifica a característica V DS(V GS)? II. O transistor de efeito de campo (MOSFET) em montagem amplificadora Considere a montagem da figura 2. Com R D=2,2kΩ e V DD=10V calcule: a) O ponto de funcionamento em repouso do circuito (PFR). Explique graficamente como se modifica o PFR se se diminuir ou aumentar o valor da resistência R 2. b) O ganho de tensão v 0 vi em baixa frequência. Como se modificaria este ganho com a variação de R 2? c) Qual a função do condensador C? Condução do trabalho experimental I. Obtenção das características VDS(VGS). Efectue a montagem do circuito da figura 1 com R D=2,2kΩ. No circuito integrado 4007 ligue o terminal 14 ao terminal positivo da fonte de tensão e o 7 ao negativo. a) Antes de ligar os aparelhos programar o osciloscópio, a fonte de tensão e o gerador de funções do seguinte modo: Osciloscópio: CH1 2V/DIV CH2 2V/DIV CH1, CH2 MODE - Alt ou Chop INT TRIGGER - CH1 Time Div 2ms 15

20 Trigger (disparo) MODE Auto SOURCE Int Fonte de tensão: VDD = 0V Gerador de funções: Frequency Range 100Hz Amplitude Min Duty Cal Function Sinusoidal b) Ligue os aparelhos na seguinte sequência: Osciloscópio Fonte de tensão ajuste a tensão de saída tal que V DD=10V. Gerador de funções. c) Ligue o computador pessoal e abra o programa Himes. d) e) Aumente a componente contínua do sinal até 5V (OFFSET): o Cuidado! A tensão de offset não pode tomar valores negativos. 2 Aumente a amplitude do sinal sinusoidal até atingir 5V. o Cuidado! Não exceder os 5V. 2 Visualize as tensões de entrada v I e de saída v 0 no osciloscópio. No computador, e a partir das tensões v i e v 0, visualize v 0(v i). Desligue o gerador de funções (coloque a amplitude e a componente contínua do sinal no mínimo). Desligue a fonte de tensão. Substitua a resistência de 2,2kΩ pela de 22kΩ. Ligue a fonte de tensão. Repita a alínea d). No computador visualize, no mesmo gráfico, as curvas v 0(v i) da alínea g), e a que resulta das tensões v I e v 0 observadas nesta alínea. II. Montagem de um circuito amplificador Efectue a montagem do circuito da figura 2 com R D=2,2kΩ. a) Com o multímetro no modo DC meça as tensões contínuas da fonte e nas resistências R1, R2, RD. Calcule ID, VDS e VGS. b) Aplicando um sinal sinusoidal de amplitude 50mV em v i, e para as frequências de 100Hz, 1kHz, 10kHz, 100kHz e 1MHz meça o valor da tensão v 0 na saída. c) Desligue o gerador de funções. Desligue a fonte de tensão. Substitua a resistência R2=330kΩ por R2=150kΩ. Ligue a fonte de tensão. Ligue o gerador de funções. Repita as alíneas a) e a b) para f=100hz. 2 O não cumprimento desta condição pode inutilizar o circuito integrado

21 Condução do trabalho de simulação I. Características I-V do transistor NMOS a) Simule com o programa SPICE o circuito da Fig. 1 e obtenha as características i D(v DS) do transistor NMOS (ver Fig. 3), para: 0 V V DS 5 V, considerando V GS = 2V, 3V e 4V. Altere o modelo do transistor considerando λ=0,02v -1. Repita a simulação de 1 para V GS=3V e comente as diferenças. Calcule o valor de r0. b) Simule o circuito da Fig.1, alterando o ficheiro de simulação, para obter as características i D(v GS) do transistor NMOS para: 0 V V GS 5 V, considerando V DS = 2.5 V, para três temperaturas distintas T= -40ºC, 25ºC e 85ºC. 0 V VGS 5 V, considerando VDS = 2.5 V, para T=25ºC com λ=0,02v V GS M 1N V DS Caracteristica ID(VDS) transistor NMOS **Descricao do Circuito** * *modelo do transistor tipo N*.MODEL N4007 NMOS +TOX=70n KP=73u VTO=1.9V +GAMMA=2.0 CBD=0.2p CBS=0.2p MJ=0.75 +LAMBDA=0 *LAMBDA=20m *Condições de polarização* VDS 1 0 DC 5V VGS 2 0 DC 3V * *Simulacao do transistor M1N* M1n N4007 L=5u W=100U * *Tipo de Analise*.TEMP DC VDS 0V 5V 100mV * *Saidas*.PLOT DC I(VDS) V(1).PROBE.END Relatório a) Dos resultados experimentais obtidos em 2.2.3I. determine: 1. Uma estimativa para a tensão V t0 e para os limites das diferentes zonas de funcionamento. Compare com os resultados do dimensionamento. 2. Os valores de VOH, VOL, VIH, VIL e as margens de ruído NMH e NML. b) Dos resultados experimentais obtidos em 2.2.3II e utilizando o valor de V t0 determinado na alínea anterior calcule: 1. O ponto de funcionamento em repouso do transistor (I D, V GS, V DS e os valores do parâmetro k e da transcondutância incremental g m. 2. O ganho incremental v0/vi em função da frequência. 3. Compare os resultados de 1. e 2. com os do dimensionamento e da simulação. c) Dos resultados de simulação obtidos em justifique o comportamento do transistor de efeito de campo MOS com a temperatura. 17

22 d) Indique quais as condições de funcionamento para que o amplificador da figura 2 seja linear. Nota: Para a realização deste trabalho é necessário que os alunos preparem previamente os ficheiros que vão ser utilizados nas diversas simulações. 18

23 APÊNDICE 2.A Características do Circuito Integrado

24 INTEGRATED CIRCUITS DATA SHEET For a complete data sheet, please also download: The IC04 LOCMOS HE4000B Logic Family Specifications HEF, HEC The IC04 LOCMOS HE4000B Logic Package Outlines/Information HEF, HEC HEF4007UB gates Dual complementary pair and inverter Product specification File under Integrated Circuits, IC04 January 1995

25 Philips Semiconductors Dual complementary pair and inverter Product specification HEF4007UB gates DESCRIPTION The HEF4007UB is a dual complementary pair and an inverter with access to each device. It has three n-channel and three p-channel enhancement mode MOS transistors. Fig.1 Schematic diagram. PINNING Fig.2 Pinning diagram. HEF4007UBP(N): 14-lead DIL; plastic (SOT27-1) HEF4007UBD(F): 14-lead DIL; ceramic (cerdip) (SOT73) HEF4007UBT(D): 14-lead SO; plastic (SOT108-1) ( ): Package Designator North America S P2, S P3 D P1, D P2 D N1,D N2 S N2,S N3 D N/P3 G 1 to G 3 source connections to 2nd and 3rd p-channel transistors drain connections from the 1st and 2nd p-channel transistors drain connections from the 1st and 2nd n-channel transistors source connections to the 2nd and 3rd n-channel transistors common connection to the 3rd p-channel and n-channel transistor drains gate connections to n-channel and p-channel of the three transistor pairs FAMILY DATA, I DD LIMITS category GATES See Family Specifications for V IH /V IL unbuffered stages January

26 Philips Semiconductors Dual complementary pair and inverter Product specification HEF4007UB gates AC CHARACTERISTICS V SS = 0 V; T amb =25 C; C L = 50 pf; input transition times 20 ns V DD V SYMBOL TYP. MAX. TYPICAL EXTRAPOLATION FORMULA Propagation delays G n D N ; D P ns 13 ns + (0,55 ns/pf) C L HIGH to LOW 10 t PHL ns 9 ns + (0,23 ns/pf) C L ns 7 ns + (0,16 ns/pf) C L ns 13 ns + (0,55 ns/pf) C L LOW to HIGH 10 t PLH ns 9 ns + (0,23 ns/pf) C L ns 7 ns + (0,16 ns/pf) C L Output transition times ns 10 ns + (1,0 ns/pf) C L HIGH to LOW 10 t THL ns 9 ns + (0,42 ns/pf) C L ns 6 ns + (0,28 ns/pf) C L ns 10 ns + (1,0 ns/pf) C L LOW to HIGH 10 t TLH ns 9 ns + (0,42 ns/pf) C L ns 6 ns + (0,28 ns/pf) C L V DD V TYPICAL FORMULA FOR P (µw) Dynamic power f i + (f o C L ) V 2 DD where dissipation per f i + (f o C L ) V 2 DD f i = input freq. (MHz) package (P) f i + (f o C L ) V 2 DD f o = output freq. (MHz) C L = load capacitance (pf) (f o C L ) = sum of outputs V DD = supply voltage (V) January

27 Philips Semiconductors Dual complementary pair and inverter Product specification HEF4007UB gates Fig.3 Typical drain current I D and output voltage V O as functions of input voltage; V DD = 5 V; T amb = 25 C. Fig.4 Typical drain current I D and output voltage V O as functions of input voltage; V DD = 10 V; T amb = 25 C. Fig.5 Typical drain current I D and output voltage V O as functions of input voltage; V DD = 15 V; T amb = 25 C. January

28 Philips Semiconductors Dual complementary pair and inverter Product specification HEF4007UB gates APPLICATION INFORMATION Some examples of applications for the HEF4007UB are: High input impedance amplifiers Linear amplifiers (Crystal) oscillators High-current sink and source drivers High impedance buffers. Fig.6 Voltage gain (V o /V i ) as a function of supply voltage. Fig.7 Supply current as a function of supply voltage. This is also an example of an analogue amplifier using one HEF4007UB gate. Fig.8 Test set-up for measuring graphs of Figs 6 and 7. January

29 Philips Semiconductors Dual complementary pair and inverter Product specification HEF4007UB gates Fig.9 Test set-up for measuring forward transconductance g fs =di o /dv i at v o is constant (see also graph Fig.10). A: average, B: average + 2 s, C: average 2 s, in where s is the observed standard deviation. Fig.10 Typical forward transconductance g fs as a function of the supply voltage at T amb =25 C. January

30 Philips Semiconductors Dual complementary pair and inverter Product specification HEF4007UB gates Figures 11 to 14 show some applications in which the HEF4007UB is used. Fig.11 4 MHz crystal oscillator. Fig.12 High current sink driver. Fig.13 High current source driver. January

31 Philips Semiconductors Dual complementary pair and inverter Product specification HEF4007UB gates FUNCTION TABLE for Fig.14. INPUT DISABLE OUTPUT H L L L L H X H open Notes 1. H = HIGH state (the more positive voltage) L = LOW state (the less positive voltage) X = state is immaterial NOTE Fig.14 High impedance buffer. Rules for maintaining electrical isolation between transistors and monolithic substrate: Pin number 14 must be maintained at the most positive (or equally positive) potential with respect to any other pin of the HEF4007UB. Pin number 7 must be maintained at the most negative (or equally negative) potential with respect to any other pin of the HEF4007UB. Violation of these rules will result in improper transistor operation and/or possible permanent damage to the HEF4007UB. January

32 Trabalho T3 - Portas Lógicas MOS 3.1. Problemas Problema (Inversor CMOS) Considere o inversor CMOS da Fig. P com os transistores NMOS e PMOS adaptados, caracterizados por Vt = 1 V e k = 25 μa V -2, sendo a tensão de alimentação VDD = 10 V. V DD M 1p v I v O M 1n Fig. P 3.1.1: Inversor CMOS. (a) Calcule o ponto de funcionamento em repouso do circuito quando v I= 0, 5, 10 V. Identifique a função (inversora) do circuito. (b) Represente graficamente a característica de transferência estática v 0(v 1) e obtenha os valores de V OH, V OL, V IH e V IL. Identifique, para cada troço da característica estática, a região de funcionamento de M 1n e de M 1p. (c) Quando vi varia entre 0 e 10 V, qual a máxima corrente de dreno dos transistores MOS? (d) Suponha que a mobilidade de deriva de electrões livres nos canais dos transistores NMOS é 3 vezes superior à correspondente mobilidade de buracos nos transistores PMOS. Admita ainda que utiliza transistores NMOS e PMOS de comprimento de canal mínimo, LN = LP = 0.13 um. Se WN =1.3 um, qual a largura do canal do transistor M1p? (e) De acordo com o modelo dos transistores MOS acima caracterizado, qual é o ganho do circuito na região em que os dois transistores operam na região de saturação? Justifique. (f) Calcule o atraso de propagação do inversor e a sua potência dissipada, supondo que a capacidade de carga vale C1 = 1 pf e a frequência de operação é de 1 MHz. (g) Como poderia reduzir o tempo de atraso de propagação do inversor? Que efeito isso produziria (i) na característica estática, v 0(v 1), e (ii) na potência dissipada? 20

33 3.2. Amplificador CMOS Esquema de ligações e lista de material V DD M 1p v I v O M 1n Fig. 1: Amplificador (Inversor) CMOS. OSC Osciloscópio Hitachi VC-6253 MULT Multímetro Kiotto 1992HZ vi Gerador de funções GFG-8015 ou Gerador de impulsos 4001 (alínea f)) V DD Fonte de tensão GPC-3020 PC Computador R D= 2,2kΩ M 1n, M 1p Transistor de efeito de campo MOS de canal n (p) do integrado Condução do trabalho experimental Efectue a montagem do circuito da figura 1. No circuito integrado 4007 ligue o terminal 14 ao terminal positivo da fonte de tensão e o 7 ao negativo. a) Antes de ligar os aparelhos programar o osciloscópio, a fonte de tensão e o gerador de funções do seguinte modo: Osciloscópio: CH1 2V/DIV CH2 2V/DIV CH1, CH2 INT TRIGGER - CH1 Time Div 2ms Trigger (disparo) 21 MODE - Alt ou Chop MODE Auto SOURCE Int

34 Fonte de tensão: V DD = 0V Gerador de funções: Frequency Range 100Hz Amplitude Min Duty Cal Function Sinusoidal b) Ligue os aparelhos na seguinte sequência: Osciloscópio Fonte de tensão ajuste a tensão de saída tal que V DD=10V. Gerador de funções. c) Ligue o computador pessoal e abra o programa Himes. d) Aumente a componente contínua do sinal até 5V (OFFSET): o Cuidado! A tensão de offset não pode tomar valores negativos. 3 Aumente a amplitude do sinal sinusoidal até atingir 5V. o Cuidado! Não exceder os 5V. 3 Visualize as tensões de entrada v I e de saída v 0 no osciloscópio. No computador, e a partir das tensões v i e v 0, visualize v 0(v i). e) Diminua a amplitude do sinal de modo a aplicar na entrada do circuito (v I) um sinal sinusoidal com 50mV de amplitude. 1. Para f=1khz varie a tensão de OFFSET em torno de 5V e determine o valor que corresponde ao mávimo de v Mantenha o valor da tensão de OFFSET e para as frequências de 1kHz, 10kHz, 100kHz e 1MHz meça com o osciloscópio o valor da amplitude das tensões sinusoidais, v0, na saída e de vi na entrada. O que sucederia à forma de onda v o(t) se se aumentasse a amplitude da tensão sinusoidal de entrada, v i? 3. Para f=1khz varie a tensão de OFFSET entre 4,5V e 5,5V. Como varia a tensão v 0? Justifique a sua resposta. f) Verifique o funcionamento do amplificador CMOS como porta lógica inversora: Desligue o gerador de funções. Substitua o gerador de funções pelo gerador de impulsos. Programe o gerador de impulsos activando as seguintes opções: o SQ WAVE o RUN o AMP 0V o Pulse Spacing 100ns Vernier 1 o Pulse Width 100ns Vernier ajustar de modo a que o período do sinal seja 1μs. 3 O não cumprimento desta condição pode inutilizar o circuito integrado

35 Ligue o gerador de impulsos. Aumente a amplitude do sinal rectangular até atingir 10V. Visualize as tensões de entrada v I e de saída v 0 no osciloscópio. Utilizando os cursores do osciloscópio meça o tempo de atraso de propagação e os tempos de subida e descida Condução do trabalho de simulação Admitindo que no transistor MOS de canal n L=5μm e W=100μm e no de canal p L=5μm e W=300μm, simule o circuito da Fig. 1: a) Determine a característica de transferência v 0(v 1), e a corrente que percorre os transistores, para as temperaturas de -40ºC, 25ºC e 85ºC. Justifique as variações com a temperatura observadas na característica v 0(v 1). b) Faça v I=v i+v I em que V I=5V e v i é um sinal sinusoidal. Nestas condições: i. Determine o ganho de tensão v0/vi, no intervalo de frequências entre 10Hz e 100MHz para as temperaturas de -40ºC, 25ºC e 85ºC. ii. Comente a variação com a frequência e a variação com a temperatura, para uma dada frequência. c) Quando o sinal v I é rectangular, varia entre 0 e 10V e tem uma frequência de 1MHz, e introduzindo uma capacidade de carga de 56pF na saída, determine: i. o sinal v 0(t) e as correntes nos transistores para as temperaturas de -40ºC, 25ºC e 85ºC. ii. Interprete os resultados. Modelos dos transistores MOS a utilizar na simulação NMOS.MODEL N4007 NMOS +TOX=70N KP=73u VTO=1.9V +GAMMA=2.0 CBD=0.2p CBS=0.2p +MJ=0.75 LAMBDA=20m PMOS.MODEL P4007 PMOS +TOX=70N KP=16u VTO=-1.7V +GAMMA=1.0 +CBD=0.2p CBS=0.2p +MJ=0.75 LAMBDA=20m 23

36 3.3. Portas Lógicas MOS de duas entradas Esquema de ligações e lista de material V DD V DD V DD R D =2.2 k v A M 1p M 1p M 2p M 2p v B Y Y Y v B M 2n v A M 1n v B M 2n M 1n M 2n v A M 1n (a) (b) (c) Fig. 2: Portas lógicas MOS de duas entradas Condução do trabalho experimental Monte os circuitos da Fig 2. Com V DD=10V, determine as tensões de saída para os valores das tensões de entrada indicados no quadro seguinte. V A V B V Y Fig. 2(a) 0 V 0 V 0 V 10 V 10 V 0 V 10 V 10 V V Y Fig. 2(b) V Y Fig. 2(c) 3.4. Relatório a) Dos resultados experimentais obtidos em determine: 1. Os valores de V OH, V OL, V IH, V IL e as margens de ruído NMH e NML. 2. Compare os valores obtidos com os de a)2. b) Compare os resultados experimentais obtidos em com os da simulação efectuada em para a temperatura de 25ºC. c) Dos resultados experimentais de determine: 1. As funções lógicas realizadas 2. A potência posta em jogo em cada uma das situações analisadas nos circuitos representados nas figuras 2 a) e 2 b). Compare os resultados obtidos para os dois circuitos. 24

37 d) Dos resultados da simulação efectuada em verifique quais os efeitos da variação da temperatura no funcionamento do circuito da figura 1 quando: 1. O circuito funciona como amplificador linear. 2. O circuito funciona como uma porta lógica inversora. Como varia a corrente posta em jogo nos transistores? Nota: Para a realização deste trabalho é necessário que os alunos preparem previamente os ficheiros que vão ser utilizados nas diversas simulações. 25

38 Trabalho T4 - Fontes de Corrente 4.1. Problemas Problema (Fontes de corrente) Considere o circuito representado na Fig. P4.1.1, em que se admite que os transistores de junção bipolar são iguais, e caracterizados por uma tensão de Early V A = 100 V e um ganho de corrente β = 100. (a) Calcule o valor da corrente estacionária I C2 (admitindo que Q 2 opera na região activa directa de funcionamento) e o erro resultante de se desprezar as correntes de base, em comparação com as correntes de colector. Qual o mínimo valor da tensão de colector de Q2 para que seja válida a hipótese de operação deste transistor na região activa? (b) Determine o valor de R 2 para que I C3 = 10 μa. Identifique a função realizada por R 2. (c) Determine a resistência dinâmica das duas fontes de corrente. Problema (Amplificadores com carga activa) Considere o circuito representado na Fig. P 4.1.2, em que os transistores de junção bipolares do mesmo tipo (NPN, ou PNP) são supostos idênticos, operam na região activa de funcionamento e são caracterizados por V AN = 100 V, V AP = 50 V e β n = β p = 100. Identifique a função realizada por cada transistor (Q 1 a Q 5). (a) Como poderia realizar, nesta tecnologia bipolar, a fonte de corrente de 10 ua? (b) Indique, justificando, quantos andares de amplificação o circuito tem. (c) Calcule o ganho de tensão, vo(vi), a resistência de entrada e a resistência de saída. 26

39 4.2. Fontes de Corrente Esquema de ligações e lista de material V CC = +5 V V CC = +5 V R REF =10 kω R C2 =10 kω R REF =10 kω R C2 =10 kω R C3 =10 kω R C4 =10 kω I REF I REF I C2 I C3 I C4 I C5 R C5 =10 kω I C2 Q 2 Q 3 Q 4 Q 5 Q 1 Q 2 Q 1 V EE = -5 V (a) Fonte simples V CC = +5 V V EE = -5 V (b) Fonte múltipla V CC = +5 V R REF =10 kω R REF =10 kω R C0 =2.5 kω R C2 =10 kω R C4 =10 kω R C5 =10 kω I REF IC0 I REF I C2 I C4 I C5 Q 3 Q 2 Q 3 Q 4 Q 5 Q 2 Q 4 Q 5 Q 1 Q 1 V EE = -5 V (c) Fonte simples com corrente múltipla V EE = -5 V (d) Fonte múltipla com compensação da corr. de base Fig. 1: Fontes de corrente. MULT Multímetro Kiotto 1992HZ PC Computador V CC, V EE Fonte de tensão GPC Resistências de 10kΩ Q 1... Q 5 Transistores bipolares npn do integrado

40 Dimensionamento a) No circuito da figura 1 (a) determine o valor de IC2. b) No circuito da figura 1 (b) quais os valores de I C2, I C3, I C4? c) No circuito da figura 1 (c) determine o valor de I C0. d) No circuito da figura 1 (d) quais os valores de I C2, I C3 e I C4? E qual a função de Q 3? Condução do trabalho experimental I. Efectue a montagem da figura 1 (a) e meça com o multímetro: a) V RREF. A partir deste valor obtenha o valor de I REF. b) V RC2. A partir deste valor obtenha o valor de I C2. II. Efectue a montagem da figura 1 (c) e meça: a) V RREF. A partir deste valor obtenha o valor de I REF. b) V RC0. A partir deste valor obtenha o valor de I C0. Nota: Ligue o pino 13 do integrado CA3046 ao terminal negativo da fonte de tensão antes de ligar a fonte Condução do trabalho de simulação a) Obtenha as seguintes características do transistor npn: 1. Para as temperaturas de 25ºC e 100ºC obtenha I B(V BE) V CE=cte, para V CE a variar entre -2V e 2V com incrementos de 1V e V BE a variar entre - 3V e 1V. Nota Na visualização de resultados limite o valor máximo de ib a 10mA. 2. I C(I B) V CE=cte, para V CE a variar entre 1V e 31V com incrementos de 15V e I B a variar entre 0 e 100mA, para: i. VAF=100V (valor do modelo). ii. VAF=5000V. 3. I E(I B) V CE=cte, para V CE a variar entre -1V e -31V com incrementos de - 15V e IB a variar entre 0 e 10mA, para: i. VAR=100V (valor do modelo). ii. VAR=5000V. 4. I C(V CE) I B=cte, para I B a variar entre 0 e 100μA com incrementos de 20μA e VCE entre -5V e 5V, para: i. BR= (valor do modelo). ii. BR=10. b) Simule o circuito da figura 1 (a) e obtenha o valor de I C2. c) Simule o circuito da figura 1 (b) e obtenha o valor de I C2. Compare com o valor de Ic2 obtido na alínea (b). d) Simule o circuito da figura 1 (c) e obtenha o valor de IC0. Qual é a relação com o valor obtido na alínea (b)? e) Simule o circuito da figura 1 (d) e compare o seu comportamento com o obtido no circuito da alínea (c). Qual o efeito de Q 3? f) Simule os circuitos da figura 2 e obtenha o valor da corrente I 0 para os valores de V 0 no intervalo -5 V0 5. Compare os comportamentos dos circuitos das figuras (a) e (b). 28

41 Modelo do transistor bipolar npn a utilizar na simulação.model CA3046 NPN + IS=10.000E-15 BF= VAF=100 IKF=46.747E-3 ISE=114.23E-15 + NE= BR=.1001 VAR=100 IKR=10.010E-3 ISC=10.000E-15 + RC=10 CJE=1.0260E-12 MJE= CJC=991.79E-15 MJC= TF=277.09E-12 XTF= VTF= ITF= TR=10.000E-9 V CC = +5 V V CC = +5 V V O R REF =10 kω R REF =10 kω I O I REF I REF -3.3 V Q 3 Q 1 Q 2 I O + - V O Q 1 Q V EE = -5 V V EE = -5 V (a) (b) Fig. 2: Fonte de corrente: (a) simples; (b) cascode Relatório Para além da descrição do trabalho efectuado não se esqueça de: a) Comparar os resultados experimentais obtidos com os circuitos das figuras 1 (a) e (c) com os respectivos resultados obtidos no dimensionamento e na simulação. b) Comparar os resultados de simulação obtidos com os circuitos das figuras 1 (b) e (d) com os respectivos resultados obtidos no dimensionamento. c) Na alínea (a) do trabalho de simulação explique os resultados obtidos em cada alínea e indique, em cada gráfico, as diferentes zonas de funcionamento do transistor bipolar de junções npn. Nota: Para a realização deste trabalho é necessário que os alunos preparem previamente os ficheiros que vão ser utilizados nas diversas simulações. 29

42 APÊNDICE 4.A Características do Circuito Integrado

43 CA3046 Data Sheet May 2001 File Number General Purpose NPN Transistor Array The CA3046 consists of five general purpose silicon NPN transistors on a common monolithic substrate. Two of the transistors are internally connected to form a differentially connected pair. The transistors of the CA3046 are well suited to a wide variety of applications in low power systems in the DC through VHF range. They may be used as discrete transistors in conventional circuits. However, in addition, they provide the very significant inherent integrated circuit advantages of close electrical and thermal matching. Ordering Information PART NUMBER (BRAND) TEMP. RANGE ( o C) PACKAGE PKG. NO. CA to Ld PDIP E14.3 CA3046M (3046) -55 to Ld SOIC M14.15 Features Two Matched Transistors - V BE Match...±5mV - I IO Match...2µA (Max) LowNoiseFigure...3.2dB(Typ)at1kHz 5 General Purpose Monolithic Transistors Operation From DC to 120MHz Wide Operating Current Range Full Military Temperature Range Applications Three Isolated Transistors and One Differentially Connected Transistor Pair for Low Power Applications at Frequencies from DC Through the VHF Range Custom Designed Differential Amplifiers Temperature Compensated Amplifiers CA3046M96 (3046) Pinout -55 to Ld SOIC Tape and Reel M14.15 See Application Note, AN5296 Application of the CA3018 Integrated-Circuit Transistor Array for Suggested Applications CA3046 (PDIP, SOIC) TOP VIEW Q 5 Q 1 13 SUBSTRATE DIFFERENTIAL PAIR Q Q Q CAUTION: These devices are sensitive to electrostatic discharge; follow proper IC Handling Procedures INTERSIL or Intersil and Design is a trademark of Intersil Americas Inc. Copyright Intersil Americas Inc. 2001

44 CA3046 Absolute Maximum Ratings Collector-to-Emitter Voltage (V CEO )... 15V Collector-to-Base Voltage (V CBO )... 20V Collector-to-Substrate Voltage (V CIO,Note1)... 20V Emitter-to-Base Voltage (V EBO )... 5V Collector Current (I C )...50mA Operating Conditions TemperatureRange o Cto125 o C Thermal Information Thermal Resistance (Typical, Note 2) θ JA ( o C/W) θ JC ( o C/W) PDIPPackage N/A SOICPackage N/A Maximum Power Dissipation (Any One Transistor) mW Maximum Junction Temperature (Plastic Package) o C MaximumStorageTemperatureRange o Cto150 o C Maximum Lead Temperature (Soldering 10s) o C (SOIC - Lead Tips Only) CAUTION: Stresses above those listed in Absolute Maximum Ratings may cause permanent damage to the device. This is a stress only rating and operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. NOTES: 1. The collector of each transistor of the CA3046 is isolated from the substrate by an integral diode. The substrate (Terminal 13) must be connected to the most negative point in the external circuit to maintain isolation between transistors and to provide for normal transistor action. 2. θ JA is measured with the component mounted on an evaluation PC board in free air. Electrical Specifications T A =25 o C, characteristics apply for each transistor in CA3046 as specified PARAMETER SYMBOL TEST CONDITIONS MIN TYP MAX UNITS DC CHARACTERISTICS Collector-to-Base Breakdown Voltage V (BR)CBO I C =10µA, I E = V Collector-to-Emitter Breakdown Voltage V (BR)CEO I C =1mA,I B = V Collector-to-Substrate Breakdown Voltage V (BR)CIO I C =10µA, I CI = V Emitter-to-Base Breakdown Voltage V (BR)EBO I E =10µA, I C = V Collector Cutoff Current (Figure 1) I CBO V CB =10V,I E = na Collector Cutoff Current (Figure 2) I CEO V CE =10V,I B = 0 - See Fig µa Forward Current Transfer Ratio (Static Beta) h FE V CE =3V I C = 10mA (Note 3) (Figure 3) I C =1mA I C =10µA Input Offset Current for Matched Pair Q 1 and Q 2. I IO1 -I IO2 (Note3)(Figure4) V CE =3V,I C =1mA µa Base-to-Emitter Voltage (Note 3) (Figure 5) V BE V CE =3V I E =1mA V I E = 10mA V Magnitude of Input Offet Voltage for Differential Pair V BE1 -V BE2 (Note 3) (Figures 5, 7) V CE =3V,I C = 1mA mv Magnitude of Input Offset Voltage for Isolated Transistors V BE3 -V BE4, V BE4 -V BE5, V BE5 -V BE3 (Note 3) (Figures 5, 7) Temperature Coefficient of Base-to-Emitter Voltage (Figure 6) V CE =3V,I C = 1mA mv V CE =3V,I C = 1mA mv/ o C Collector-to-Emitter Saturation Voltage V CES I B =1mA,I C = 10mA V Temperature Coefficient: Magnitude of Input Offset Voltage (Figure 7) V BE T V IO T DYNAMIC CHARACTERISTICS Low Frequency Noise Figure (Figure 9) NF f = 1kHz, V CE =3V,I C =100µA, Source Resistance = 1kΩ V CE =3V,I C =1mA µv/ o C db Low Frequency, Small Signal Equivalent Circuit Characteristics Forward Current Transfer Ratio (Figure 11) h FE f=1khz,v CE =3V,I C =1mA Short Circuit Input Impedance (Figure 11) h IE f=1khz,v CE =3V,I C =1mA kω Open Circuit Output Impedance (Figure 11) h OE f=1khz,v CE =3V,I C =1mA µs 2

45 CA3046 Electrical Specifications T A =25 o C, characteristics apply for each transistor in CA3046 as specified (Continued) PARAMETER SYMBOL TEST CONDITIONS MIN TYP MAX UNITS Open Circuit Reverse Voltage Transfer Ratio (Figure 11) h RE f=1khz,v CE =3V,I C =1mA - 1.8x Admittance Characteristics Forward Transfer Admittance (Figure 12) Y FE f=1khz,v CE =3V,I C =1mA - 31-j Input Admittance (Figure 13) Y IE f=1khz,v CE =3V,I C = 1mA j Output Admittance (Figure 14) Y OE f=1khz,v CE =3V,I C =1mA j Reverse Transfer Admittance (Figure 15) Y RE f=1khz,v CE =3V,I C = 1mA - See Fig Gain Bandwidth Product (Figure 16) f T V CE =3V,I C = 3mA MHz Emitter-to-Base Capacitance C EB V EB =3V,I E = pf Collector-to-Base Capacitance C CB V CB =3V,I C = pf Collector-to-Substrate Capacitance C CI V CS =3V,I C = pf NOTE: 3. Actual forcing current is via the emitter for this test. Typical Performance Curves COLLECTOR CUTOFF CURRENT (na) I E =0 V CB =15V V CB = 10V V CB =5V TEMPERATURE ( o C) COLLECTOR CUTOFF CURRENT (na) I B =0 V CE =5V V CE = 10V TEMPERATURE ( o C) FIGURE1. TYPICALCOLLECTOR-TO-BASECUTOFFCURRENT vs TEMPERATURE FOR EACH TRANSISTOR FIGURE 2. TYPICAL COLLECTOR-TO-EMITTER CUTOFF CURRENT vs TEMPERATURE FOR EACH TRANSISTOR STATIC FORWARD CURRENT TRANSFER RATIO (h FE ) V CE =3V T A =25 o C h FE h FE OR h FE h h FE2 FE BETA RATIO INPUT OFFSET CURRENT (µa) V CE =3V T A =25 o C EMITTER CURRENT (ma) FIGURE 3. TYPICAL STATIC FORWARD CURRENT TRANSFER RATIO AND BETA RATIO FOR Q 1 AND Q 2 vs EMITTER CURRENT COLLECTOR CURRENT (ma) FIGURE 4. TYPICAL INPUT OFFSET CURRENT FOR MATCHED TRANSISTOR PAIR Q 1 Q 2 vs COLLECTOR CURRENT 3