TRABALHOS DE LABORATÓRIO DE ELECTRÓNICA I. 1º Semestre 2004/2005

Transcrição

1 INSTITUTO SUPERIOR TÉCNICO Departamento de Engenharia Electrotécnica e de Computadores Secção de Electrónica TRABALHOS DE LABORATÓRIO DE ELECTRÓNICA I 1º Semestre 2004/2005 João Paulo Cacho Teixeira Isabel Cacho Teixeira Jorge Ribeiro Fernandes Ana Teresa Freitas Setembro de

2 2

3 Objectivos Este guia de laboratório contem o conjunto de trabalhos de laboratório, com duração de 2 horas cada um, a realizar na disciplina de Electrónica I do 2º ano da Licenciatura em Engenharia Electrotécnica e de Computadores. O primeiro objectivo destes trabalhos é fazer uma abordagem integrada à resolução analitica, simulação em computador e ensaio laboratorial de circuitos electrónicos básicos. Um segundo objectivo é aplicar os fundamentos da electrónica apresentados nas aulas teóricas, através da análise de circuitos elementares, e da sua validação pela simulação em computador e ensaio dos circuitos estudados. A simulação é feita com um simulador ao nível eléctrico do tipo SPICE. A verificação experimental é feita a partir de componentes discretos (díodos, resistências, condensadores) e de circuitos integrados que contêm vários transistores MOS ou bipolares e que permitem realizar diversos circuitos elementares, analógicos e digitais. Equipamento de Bancada e Lista de Material Fonte de alimentação. Osciloscópio de duplo traço com modo X-Y. Gerador de funções. Lista de Material: Régua de ensaio (breadboard). Resistências: 330 kω, 270 kω, 220 kω, 180 kω, 150 kω, 33 kω, 22 kω, 10 kω, 2.2 kω, 510 Ω, 470 Ω, 220 Ω, 150 Ω, 68 Ω. Condensadores: 10 µf, 100 µf e 56 pf. Circuito Integrado HEF 4007 UBP (array de transistores MOS). Circuito Integrado CA3036 ou LM3046 (array de transistores bipolares). Díodo 1N4003. Fios e cabos diversos. 3

4 Simulação Para efectuar a simulação de um circuito deve desenhar-se o esquema do circuito e numerar todos os nós, tendo em atenção que o nó zero é o nó de referência do simulador e deve ser utilizado como nó de massa. Em seguida deve preparar-se o ficheiro que contém todos os elementos necessários à realização da simulação: Nome do circuito (a 1ª linha é sempre considerada como comentário). Descrição do circuito, tensões de alimentação e modelos dos elementos de circuito. Tipo de análise a realizar. Terminar o ficheiro com.end. Embora versões mais recentes de simuladores tipo SPICE com interfaces mais intuitivas no que se refere à edição do circuito possam ser utilizadas, neste primeiro trabalho aconselha-se a utilização da versão básica dísponível no laboratório. Nos trabalhos seguintes os alunos são encorajados a utilizar outras versões, mais evoluídas do simulador. Devido ao número reduzido de elementos utilizados nestas montagens básicas, versões de demonstração de simuladores tipo SPICE são suficientes para a realização dos trabalhos e podem ser obtidas na Internet, por exemplo: Procedimentos Experimentais 1.1 Montagem dos circuitos A montagem dos circuitos para ensaio é feita numa régua de ensaio por meio de fios apropriados. A tensão de alimentação e os sinais necessários à realização dos ensaios experimentais são obtidos directamente dos equipamentos residentes em cada bancada. 1.2 Protecção dos transistores MOS A porta (gate) de um transistor MOS é bastante frágil electricamente, pois faz parte de um condensador com um dielétrico muito fino: cargas estáticas 4

5 acumuladas na roupa ou nas mãos podem destruí-la por disrupção do dieléctrico de isolamento. Apesar de os circuitos integrados terem incorporada uma protecção entre o pino de entrada e a porta de cada transistor, convém observar algumas precauções: - evitar a acumulação de cargas nas mãos (por exemplo, tocando a barra metálica da bancada); - evitar tocar os pinos do circuito integrado ou fios de ligação não isolados. 1.3 Obtenção de características de transferência v O (v I ) Descreve-se a seguir uma técnica que permite a observação da característica de transferência v O (v I ) de um circuito. Na entrada v I é aplicado um sinal triangular ou sinusoidal cuja amplitude varia entre os valores máximo e mínimo de interesse. Por exemplo, se se pretende v I entre 0 e 12 V, o sinal (triangular ou sinusoidal) deve ter amplitude 6 V e valor médio 6 V. A frequência deve ser suficientemente elevada para se obter uma imagem estável, mas não tão elevada que haja efeitos de alta frequência (nesta série de trabalhos é adequado considerar frequências na gama de valores 100 Hz ~ 1 khz). A amplitude do sinal de entrada deve ser ajustada, por observação no osciloscópio, antes da ligação ao circuito (o canal de entrada do osciloscópio deve ser colocado em modo DC). Mantendo o sinal v I no canal X, e aplicando este sinal também na entrada do circuito, ao ligar-se no canal Y o sinal de saída v O, torna-se visível no écran a característica pretendida. 1.4 Indicações para a condução da experimentação laboratorial Antes de alterar o circuito, deve desligar-se as fontes (a fonte de alimentação deve ser a primeira a ser ligada e a última a ser desligada) para mudar as ligações. No início do trabalho devem ser medidas as resistências e as tensões de alimentação (os valores indicados são apenas valores nominais, que podem diferir significativamente dos valores reais). 5

6 Nota: É importante observar no osciloscópio os sinais a aplicar ao circuito e garantir que estes se encontram dentro da gama de valores pretendida, e só então aplicar os sinais ao circuito, garantindo que a fonte de alimentação se encontra ligada. Agregados de transistores MOS e Bipolares 1.5 Transistores MOS O circuito integrado HEF 4007 UBP (array de transistores MOS) é utilizado para a realização dos trabalhos T2 e T3. Este integrado contém 6 transistores MOS de reforço, três de canal n e três de canal p, agrupados aos pares, como se indica na Fig. 1. Para o simulador SPICE devem ser utilizados os seguintes modelos para os transistores MOS:.MODEL N4007 NMOS +TOX=70N KP=73u VTO=1.9V GAMMA=2.0 +CBD=0.2p CBS=0.2p MJ=0.75 LAMBDA=20m.MODEL P4007 PMOS +TOX=70N KP=16u VTO=-1.7V GAMMA=1.0 +CBD=0.2p CBS=0.2p MJ=0.75 LAMBDA=20m 1.6 Transistores Bipolares O circuito integrado LM 3036 N, que é utilizado para a realização dos trabalhos T4 e T5, contém 5 transistores de junção bipolar tipo npn. Os terminais disponíveis são indicados na Fig. 2. No simulador SPICE deve ser utilizado o seguinte modelo para os transistores bipolares: 6

7 .MODEL CA3046 NPN + IS=10.000E-15 BF= VAF=100 IKF=46.747E-3 ISE=114.23E-15 + NE= BR=.1001 VAR=100 IKR=10.010E-3 ISC=10.000E-15 + RC=10 CJE=1.0260E-12 MJE= CJC=991.79E-15 MJC= TF=277.09E-12 XTF= VTF= ITF= TR=10.000E-9 V DD D 1p D 3np S 3p G 3 S 3n D 1n M 3p M 3n M 1p M 1n M 2p M 2n D 2p S 2p G 2 S 2n D 2n G 1 V SS V DD M 1p M 2p M 3p M 1n M 2n M 3n V SS Nota: Os pinos 14 e 7, V DD e V SS respectivamente, devem estar sempre ligados às alimentações mesmo quando os transistores M 1n e M 1p não estão a ser utilizados, porque fazem a polarização do substrato e poços. Fig. 1: Circuito Integrado HEF 4007 UBP. 7

8 Substrato Q 5 Q 4 Q 3 Q 1 Q Nota: O pino 13 deve estar sempre ligado ao terminal negativo da alimentação, mesmo quando o transistor Q 5 não está a ser utilizado, porque faz a polarização do substrato. Fig.2: Circuito Integrado LM 3046 N. 8

9 Trabalho T0 ( Modelação ) 9

10 0.1 Problemas Problema (Modelos) Considere a rede de 2-acessos representada na Fig. P0.1.1 i i i o a) Determine os elementos da matriz de admitâncias b) Apresente o esquema linear resultante da matriz obtida em a). v i v o Problema (Modelos - Hierarquia) Fig P Rede de 2-acessos Considere o amplificador operacional (ampop) representado na Fig P a) Considere o ampop ideal e represente o seu modelo como uma rede de 2- acessos. + - b) Represente a característica de Fig. P Amplificador Operacional transferência a. do ampop ideal; b. do ampop com saturação em ±5 V; c. do ampop com saturação em ±5 V e com ganho finito igual a Determine a amplitude da zona linear da característica e diga porque é que usualmente se considera que uma das entradas do amplificador é uma massa virtual. c) Considere o ampop ideal representado na Fig. P0.1.2 em montagem inversora. Calcule o ganho, a resistência de entrada e a resistência de saída. Apresente o esquema linear do circuito como uma rede de 2-acessos. 10 i i v i i o v o

11 Trabalho T1 ( Circuitos com díodos ) 11

12 1.1 - Problemas Problema (díodo de junção) Considerar o circuito representado na Fig. P1.1.1, em que o díodo tem uma queda de tensão 0.7 V a 1 ma, sendo n = 2. i D va R vd R = 10 kω v = 5 V A Fig P1.1.1 Calcular v D e i D, considerando que o díodo é representado pelos seguintes modelos: (a) díodo ideal; (b) queda de tensão constante; (c) díodo com resistência; (d) característica exponencial. Problema (rectificadores) Considerar o circuito representado na Fig. P1.1.2, em que o primário está ligado à rede de corrente alternada. Calcular o valor de C para que a ondulação de v2 tenha uma amplitude de aproximadamente 2 V e representar graficamente v 2 (t). 10:1 220 V 50 Hz C v2 R = 50 Ω Fig

13 1.2 Circuito Rectificador a) (M) Considere o circuito da figura Fig.(Diodo1), em que R = 10kΩ. Aplique na entrada do circuito uma tensão, v I, sinusoidal com uma amplitude de 1V e uma frequência de 1kHz. Registe a tensão de saída v O (t). Registe a característica de transferência, v O (v I ) do circuito. i D v i R v o R = 10 kω k Fig (Diodo1) b) (M) Considere o circuito anterior com R = 470Ω. Aplicando o mesmo sinal na entrada, registe a tensão de saída v O (t). Justifique as diferenças observadas, no sinal v O (t), entre as duas alíneas. c) (T) A partir dos resultados obtidos, obtenha estimativas para a tensão de condução do díodo e para a sua resistência interna. d) (S) Considere apenas o díodo utilizado na montagem anterior. Obtenha por simulação a sua caracteristica I(V). Utilize o seguinte modelo para o díodo:.model D1N4003 D (IS=100e-12 N=2) e) (S) Repita a simulação anterior considerando no modelo N= Justifique as diferenças observadas, relativamente à alinea anterior, na caracteristica I(V). f) (S) Simule o circuito da Fig.(Diodo1) utilizando para o díodo o modelo descrito na alínea d). Aplique na entrada do circuito uma tensão, v I, sinusoidal com uma amplitude de 1V e uma frequência de 1kHz. Registe a tensão de saída v O (t). g) (S) Repita a alínea anterior modificando os parâmetros do modelo do díodo de acordo com o descrito na alínea e). Justifique as variações observadas no sinal de saída quando comparado com o resultado da alínea anterior. Nota: Para a realização deste trabalho é necessário que os alunos preparem previamente os ficheiros que vão ser utilizados nas diversas simulações. 13

14 Trabalho T2 ( Transistores MOS e Bipolar ) 14

15 2.1 Problemas Problema (Características) Considerar o circuito representado na Fig. P2.1.1, em que os transistores têm k = 1 ma V -2 e V t = 2 V. (a) Calcular i D e v D quando v G = 0; 2.5 e 5 V. (b) Determinar o valor máximo de v G para que o transistor esteja saturado. (c) Esboçar as características de transferência v D (v G ). Problema (Polarização estabilizada) Considerar o circuito representado na Fig. P2.1.2, em que os transistores têm β 1 = 50 e β 2 = 20. Calcular as tensões e correntes nos transistores (Nota: de início despreze a corrente de base de Q 2 ) Fig. P

16 Problema (Andares de amplificação simples) Considerar o circuito representado na Fig. P2.1.3, em que o transistor tem β = 100 e tensão de Early V A = 50 V (a) Determinar o ponto de funcionamento em repouso. (b) Calcular o ganho de tensão, a impedância de entrada e a impedância de saída. (c) Se v i for sinusoidal com frequência na banda de passagem, determinar a sua amplitude máxima para que não haja distorção. Problema (Modelo incremental) Considerar os circuitos representados na Fig. P2.1.4, em que os transistores têm V t = 1.5 V, k = 0.5 ma V -2 e λ -1 = 50 V. (a) Determinar o ponto de funcionamento em repouso. (b) Calcular os parâmetros do esquema incremental. (c) Representar o esquema equivalente para o funcionamento dinâmico do amplificador e calcular o ganho, a resistência de entrada e a resistência de saída na banda de passagem. 16

17 2.2 Características I-V do Transistor NMOS a) (S) Simule o circuito da Fig. (Mos1) de acordo com o ficheiro de simulação em formato SPICE indicado, e obtenha as características i D (v DS ) do transistor NMOS, para 0 V V DS 5 V, considerando V GS = 3 V b) (S) Simule o circuito da Fig. (Mos1), alterando o ficheiro de simulação, para obter as características i D (v GS ) do transistor NMOS para 0 V V GS 5 V, considerando V DS = 2.5 V c) (S) Altere o modelo do transistor considerando λ = 0.02 V -1. Repita as simulações realizadas em a) e b) e comente as diferenças. Calcule o valor esperado de r O e compare com o valor determinado a partir do gráfico. Caracteristica ID(VDS) transistor NMOS VGS 2 0 DC 3V 1 **Descricao do Circuito** * *Simulacao do transistor M1N* * M1n N4007 L=5u W=100U 2 M 1N *modelo do transistor tipo N*.MODEL N4007 NMOS * *Tipo de Analise* V GS V DS +TOX=70n KP=73u VTO=1.9V +GAMMA=2.0 CBD=0.2p CBS=0.2p MJ=0.75.DC VDS 0V 5V 100mV * +LAMBDA=0 *Saidas* 0 *LAMBDA=20m.PLOT DC I(VDS) V(1).PROBE *Condicoes de polarizacao*.end VDS 1 0 DC 5V Fig. (Mos1): Caracterização I-V do transistor NMOS. 17

18 2.3 Amplificadores com Transistores MOS V DD V DD V DD R D =2.2 kω R 2 =330 kω R D =2.2 kω R 2 =330 kω R D =2.2 kω v O v O v O C=10µF M 1n M 1n M 1n v I + - R 1 =150 kω v I + - R 1 =150 kω (a) (b) (c) Fig. (Mos2): Amplificador (Inversor) NMOS com carga resistiva. d) (T,S) Calcule os valores de v I e de v O que definem os limites das diferentes zonas de funcionamento do transistor (zona de corte, zona de tríodo e zona de saturação) para o circuito da Fig. (Mos2)(a). Obtenha a característica de transferência, v O (v I ) do circuito da Fig. (Mos2)(a) por simulação (sugestão: use uma análise do tipo DC) e identifique as zonas de funcionamento do transistor. (V DD =10V) e) (T,S) Calcule o PFR (Ponto de Funcionamento em Repouso) do circuito da Fig. (Mos2)(b). Simule o circuito e compare os resultados. Verifique que este PFR é um dos pontos da característica de transferência do circuito obtida em a). f) (S) Aplique um sinal, v I = sen (2 π 100 t), ao circuito da Fig. (Mos2)(c) e registe a resposta no tempo obtida por simulação (Transient Analysis). g) (S) Altere os valores de R 1 e de R 2, do circuito da Fig.(Mos2)(c), por forma a que o PFR fique próximo da zona de corte do transistor e repita a análise no tempo (verifique que a tensão de saída apresenta distorção). Registe as formas de onda observadas. Altere, agora, o PFR por forma a que fique próximo da zona de tríodo e repita a análise no tempo. 18

19 h) (M) Monte o circuito da Fig. (Mos2)(a) e obtenha a característica de transferência (sugestão: aplique um sinal entre 0 V e 10 V na porta do transistor com frequência da ordem de 100 Hz e observe a característica de transferência com o osciloscópio em modo XY). Aplique um sinal v I = sen (2 π 100 t) e registe a resposta no tempo. i) (M) Monte o circuito da Fig. (Mos2)(c) e observe o sinal no dreno do transistor (saída do circuito) com o osciloscópio, aplicando na entrada um sinal com 0.5 V de amplitude, para vários valores da componente contínua no intervalo 1.5 V V I 4.5 V 19

20 Trabalho T3 ( Portas lógicas MOS ) 20

21 3.1 Problemas Problema (Inversor CMOS) Considerar o inversor CMOS da Fig. P com os transistores adaptados, em que V t = 1 V e k = 25 µa V -2, sendo V DD = 5 V. V DD M 1p v I v O M 1n Fig. P 3.1.1: Inversor CMOS. (a) Representar graficamente a característica de transferência v 0 (v 1 ) e obter os valores de V OH, V OL, V IH e V IL. (b) Calcular o atraso de propagação e a potência dissipada, se a capacidade de carga for C 1 = 1 pf e a frequência de operação for 1 MHz. 21

22 3.2 Amplificador CMOS +V DD /2 M 1p v I v O M 1n -V DD /2 Fig. (Cmos1): Amplificador (Inversor) CMOS. a) (S,M) Simule o circuito da Fig. (Cmos1) e registe a característica de transferência. Monte o circuito da Fig. (Cmos1) e registe também a característica de transferência. (W M1p =300µm, L M1p =5µm) b) (M,T) Aplique na entrada do circuito uma tensão sinusoidal e determine o ganho de tensão a partir das amplitudes dos sinais de entrada e saída e a partir da característica de transferência. Com o resultado obtido, efectue uma estimativa de r 01 //r Portas Lógicas com Transistores MOS (S) Inversor NMOS com carga resistiva a) Determine para o inversor da Fig. (Mos2)(a), a partir da característica de transferência obtida em 2.3 a) os valores de V OH, V OL, V IH, V IL e as margens de ruído NMH e NML. 22

23 3.3.2 (S) Inversor CMOS c) Determine para o inversor da Fig. (Cmos1), a partir da característica de transferência obtida em 3.2 a) os valores de V OH, V OL, V IH, V IL e as margens de ruído NMH e NML. d) Simule a resposta no tempo de um inversor CMOS (circuito da Fig. (Cmos1), sendo a entrada uma onda quadrada com níveis de tensão V OH e V OL e determine o atraso de propagação e os tempos de subida e descida (utilize uma capacidade de carga de 56 pf) (T,M) Portas lógicas MOS de duas entradas V DD V DD V DD A M 1p R D =2.2 kω M 1p M 2p B M 2p Y Y Y B M 2n A M 1n B M 2n M 1n M 2n A M 1n (a) (b) (c) Fig. (Cmos2): Portas lógicas MOS de duas entradas. e) Monte os circuitos da Fig (Cmos2). Determine as tensões de saída para os valores das tensões de entrada indicados no quadro seguinte. V A V B V Y Fig. (Cmos2)(a) 0 V 0 V 0 V 10 V 10 V 0 V 10 V 10 V V Y Fig. (Cmos2)(b) V Y Fig. (Cmos2)(c) f) Identifique as funções lógicas realizadas e comente os resultados obtidos. 23

24 Trabalho T4 ( Fontes de corrente ) 24

25 4.1 Problemas Problema (Fontes de corrente) Considerar o circuito representado na Fig. P4.1.1, em que os transistores são iguais, com V A = 100 V e β = 100. (a) Calcular I C2 e o erro resultante de se desprezar as correntes de base. (b) Determinar o valor de R 2 para que I C3 = 10 µa. (c) Determinar a resistência dinâmica das duas fontes de corrente. Problema (Amplificadores com carga activa) Considerar o circuito representado na Fig. P 4.1.2, em que os transistores do mesmo tipo são iguais, sendo V AN = 100 V, V AP = 50 V e β n = β p = 100. Calcular o ganho de tensão, a resistência de entrada e a resistência de saída. 25

26 4.2 Fontes de Corrente V CC = +5 V V CC = +5 V R REF =10 kω R C2 =10 kω R REF =10 kω R C2 =10 kω R C3 =10 kω R C4 =10 kω I REF I REF I C2 I C3 I C4 I C5 R C5 =10 kω I C2 Q 2 Q 3 Q 4 Q 5 Q 1 Q 2 Q 1 V EE = -5 V (a) Fonte simples V CC = +5 V V EE = -5 V (b) Fonte múltipla V CC = +5 V R REF =10 kω R REF =10 kω R C0 =2.5 kω R C2 =10 kω R C4 =10 kω R C5 =10 kω I REF IC0 I REF I C2 I C4 I C5 Q 3 Q 2 Q 3 Q 4 Q 5 Q 2 Q 4 Q 5 Q 1 Q 1 V EE = -5 V (c) Fonte simples com corrente múltipla V EE = -5 V (d) Fonte múltipla com compensação da corr. de base Fig. (Fonte1): Fontes de corrente. a) (T,S) Simule o circuito da Fig. (Fonte1)(a) e obtenha o valor da corrente I C2. Compare com o valor obtido por cálculo teórico. b) (T,S) Simule os circuitos da Fig. (Fonte1) (b) e (c), e compare o valor das correntes I C2 e I C0 com o valor da corrente I C2 obtido em a). c) (M) Efectue as montagens correspondentes aos circuitos da Fig. (Fonte1) (a) e (c) e meça I C2 e I C0 (sugestão: por se tratar de valores reduzidos de corrente, próximos do limiar de precisão dos amperímetros existentes no laboratório, aconselha-se que o valor de corrente se calcule a partir da medição da tensão aos terminais da resistência. Não se esqueça de ligar o pino 13 do circuito integrado a 5 V, mesmo não estando a utilizar Q 5 ).. Compare os valores da corrente medidos com os valores obtidos nas alíneas anteriores por simulação. d) (S) Simule o circuito da Fig. (Fonte1) (d), comentando o efeito de Q 3. 26

27 e) (S) Simule os circuitos representados na Fig. (Fonte2) e obtenha o valor da corrente I O para diferentes valores de V O no intervalo -5 V V O 5 V. Comente os resultados e indique as vantagens e desvantagens de cada circuito. V CC = +5 V V CC = +5 V V O R REF =10 kω R REF =10 kω I O I REF I REF -3.3 V Q 3 Q 1 Q 2 I O + - V O Q 1 Q V EE = -5 V V EE = -5 V (a) (b) Fig. (Fonte2): Fonte de corrente: (a) simples; (b) cascode 27

28 Trabalho T5 ( Par Diferencial ) 28

29 5.1 Problemas Problema (Características de transferência. Funcionamento dinâmico linear) Considerar o circuito representado na Fig. P5.1.1, em que os transistores são iguais. (a) Esboçar as características de transferência i C1 (v 1 ) e v 0 (v 1 ) quando R X = 2 kω e quando R X = 0. (b) Calcular o ganho com sinais fracos v o /v i quando R X = 0 e Fig. P quando R X = 2 kω. Problema (Par diferencial MOS) Considerar o circuito representado na Fig. P5.1.2, em que os parâmetros dos transistores são iguais, sendo k = 10 µa V -2, V t = 1 V e V A = 50 V. (a) Calcular i D1 /I SS e i D2 /I SS quando v D /(V GS -V t ) = 0, 0.2, 0.5, 1 e 2 (b) Representar graficamente as características de transferência i D1 (v 1 ), i D2 (v 1 ) e v 0 (v 1 ). (c) Determinar a transcondutância e a resistência de saída do par diferencial e calcular o ganho de tensão v o /v i em Fig. vazio e com R l = 100 kω. 29

30 5.2 Par Diferencial Características de Transferência V CC =+5 V R C1 =2.2 kω v O12 R C2 =2.2 kω I REF R REF =10 kω v I Q 3 Q 4 Q 2 Q 1 V EE =-5 V Fig. (Par1): Par diferencial com carga resistiva. a) (T) Calcule o valor teórico dos ganhos de tensão v o1 /v i e v o2 /v i para o circuito da Fig. (Par1). b) (S) Obtenha por simulação as características de transferência v O1 (v I ) e v O2 (v I ). Determine graficamente os ganhos de tensão v o1 /v i e v o2 /v i e compare com os valores obtido na alínea anterior. c) (M) Realize a montagem do circuito da Fig. (Par1) e obtenha as características de transferência v O1 (v I ) e v O2 (v I ) (observadas no osciloscópio em modo X-Y, com frequência da ordem de 1 khz). Determine o ganho experimental. Compare o ganho e as características de transferência obtidas com os obtidos por simulação na alínea anterior. d) (M) Aplique um sinal sinusoidal de frequência 1 khz e escolha um valor de amplitude para a qual o par diferencial permaneça na zona linear. Observe v O1 (t), v O2 (t) e registe v O12 (t) (Para observar v O12, ligue v O1 ao canal 1 do osciloscópio e v O2 ao canal 2; inverta o canal 2 e utilize a função ADD do osciloscópio). e) (M) Monte o circuito da Fig. (Par2) e aplique à entrada um sinal sinusoidal de frequência 1 khz e amplitude adequada para obter as características de transferência. Determine graficamente os ganhos de tensão v o1 /v i e v o2 /v i. 30

31 V CC =+5 V R C1 =2.2 kω R C2 =2.2 kω R REF =10 kω v O12 I REF v I Q 3 Q 4 R E1 =510 Ω R E2 =510 Ω Q 2 Q 1 V EE =-5 V Fig. (Par2): Par diferencial com carga resistiva e degeneração de emissor. f) (T) Compare as características de transferência do par diferencial com e sem degeneração de emissor Impedâncias de entrada e CMRR V CC = +5 V V CC = +5 V R C1 =2.2 kω R C2 =2.2 kω R C1 =2.2 kω R C2 =2.2 kω R REF =10 kω R REF =10 kω I REF I REF v O12 v O12 i d + v d - Q 3 Q 4 Q 3 Q 4 Q 2 Q 1 i c + v c - Q 2 Q 1 V EE = -5 V V EE = -5 V (a) (b) Fig. (Par3): Impedâncias de entrada par diferencial com carga resistiva. a) (S) Simule o circuito da Fig. (Par3)(a) e aplique uma tensão sinusoidal de frequência 1 khz e amplitude 10 mv. Obtenha i d e determine a impedância de entrada diferencial R id. Determine o ganho diferencia v o12 /v d. b) (S) Simule o circuito da Fig. (Par3)(b) e aplique uma tensão de modo comum com amplitude 1 V e frequência 1 khz à entrada do par diferencial. Obtenha i c e 31

32 determine a impedância de entrada de modo comum R ic. Determine o ganho de modo comum v o12 /v c. c) (T) Calcule a relação de rejeição de modo comum (CMRR) para a saída v o12, usando os resultados obtidos para o ganho nas alíneas a) e b). d) (T) Considere β=100 para os transistores Q 1 e Q 2 e calcule os valores teóricos de R id, R ic e CMRR. Compare com os resultados obtidos por simulação Tensão de desvio de entrada e CMRR a) (S) Considere o circuito da Fig. (Par1) com R C1 com um valor 10% superior ao indicado e Q 3 com a área aumentada de 10% (Nota: Para aumentar a área do transistor em 10 %, no simulador SPICE use uma descrição de elemento do tipo Q3 colector base emissor substrato CA ). Faça as simulações necessárias para obter a tensão de desvio de entrada, V OS, e a relação de rejeição de modo comum, CMRR. 32

33 Apêndice A: Relatório Todas as medições e comentários devem ser registados no relatório, o qual será entregue no fim da aula de laboratório (1 exemplar por grupo). A escrita de um relatório técnico obedece a regras específicas. Nos parágrafos seguintes indicam-se, sumariamente, algumas destas regras. A escrita técnica deve ser simples, concisa e curta, e para tal é importante saber distinguir-se o que é essencial e o que é acessório. Na escrita do relatório, a não ser que seja essencial à condução do trabalho, podem utilizar-se expressões já deduzidas na literatura desde que tal seja indicado. Neste caso o elemento de consulta deve ser indicado na Bibliografia. É também importante verificar se a expressão é válida nas condições em que está a ser utilizada. O resultado das medidas efectuadas, e os comentários, devem ser feitos de forma directa como por exemplo: R 1 =222 Ω ou o ganho do circuito A é uma ordem de grandeza superior ao ganho do circuito B, em vez de comentários subjectivos como o ganho do circuito A é grande. As listagens SPICE devem ser comentadas. Para evitar um elevado e desnecessário número de páginas pode-se aproveitar as partes que são comuns a diferentes simulações que realizadas sobre o mesmo circuito. As figuras e os gráficos ou oscilogramas devem ser comentados com objectividade. Por exemplo, uma figura com a representação um circuito pode ter indicada a numeração dos nós usados num ficheiro tipo SPICE, ou o valor e sentido de uma corrente de interesse, etc. Nos gráficos deve-se ter os seguintes cuidados: o indicar as variáveis representadas no eixos e as unidades; o escolher as escalas de forma a que a curva representada ocupe o maior espaço possível; o indicar nas curvas representadas os pontos notáveis, por exemplo os pontos em que se dá a mudança de zonas de funcionamento de um transistor; o identificar de forma clara as diferentes curvas num mesmo gráfico. 33

34 1N4004 and 1N4007 are Preferred Devices This data sheet provides information on subminiature size, axial lead mounted rectifiers for general purpose low power applications. Mechanical Characteristics Case: Epoxy, Molded Weight: 0.4 gram (approximately) Finish: All External Surfaces Corrosion Resistant and Terminal Leads are Readily Solderable Lead and Mounting Surface Temperature for Soldering Purposes: 220 C Max. for 10 Seconds, 1/16 from case Shipped in plastic bags, 1000 per bag. Available Tape and Reeled, 5000 per reel, by adding a RL suffix to the part number Available in Fan Fold Packaging, 3000 per box, by adding a FF suffix to the part number Polarity: Cathode Indicated by Polarity Band Marking: 1N4001, 1N4002, 1N4003, 1N4004, 1N4005, 1N4006, 1N4007 MAXIMUM RATINGS Rating Symbol 1N4001 1N4002 1N4003 1N4004 1N4005 1N4006 1N4007 Unit *Peak Repetitive Reverse Voltage Working Peak Reverse Voltage DC Blocking Voltage *Non Repetitive Peak Reverse Voltage (halfwave, single phase, 60 Hz) V RRM V RWM V R LEAD MOUNTED RECTIFIERS VOLTS DIFFUSED JUNCTION CASE 59 AXIAL LEAD PLASTIC MARKING DIAGRAM AL 1N 400x YYWW AL = Assembly Location 1N400x = Device Number x = 1, 2, 3, 4, 5, 6 or 7 YY = Year WW = Work Week Volts V RSM Volts *RMS Reverse Voltage V R(RMS) Volts *Average Rectified Forward Current (single phase, resistive load, 60 Hz, T A = 75 C) *Non Repetitive Peak Surge Current (surge applied at rated load conditions) Operating and Storage Junction Temperature Range *Indicates JEDEC Registered Data I O 1.0 Amp I FSM 30 (for 1 cycle) Amp T J 65 to +175 C T stg ORDERING INFORMATION See detailed ordering and shipping information on page 2 of this data sheet. Preferred devices are recommended choices for future use and best overall value. Semiconductor Components Industries, LLC, 2000 October, 2000 Rev. 6 1 Publication Order Number: 1N4001/D

35 1N4001, 1N4002, 1N4003, 1N4004, 1N4005, 1N4006, 1N4007 ELECTRICAL CHARACTERISTICS* Maximum Instantaneous Forward Voltage Drop (i F = 1.0 Amp, T J = 25 C) Rating Symbol Typ Max Unit v F Volts Maximum Full Cycle Average Forward Voltage Drop (I O = 1.0 Amp, T L = 75 C, 1 inch leads) Maximum Reverse Current (rated dc voltage) (T J = 25 C) (T J = 100 C) Maximum Full Cycle Average Reverse Current (I O = 1.0 Amp, T L = 75 C, 1 inch leads) *Indicates JEDEC Registered Data V F(AV) 0.8 Volts I R µa I R(AV) 30 µa ORDERING & SHIPPING INFORMATION Device Package Shipping 1N4001 Axial Lead 1000 Units/Bag 1N4001FF Axial Lead 3000 Units/Box 1N4001RL Axial Lead 5000/Tape & Reel 1N4002 Axial Lead 1000 Units/Bag 1N4002FF Axial Lead 3000 Units/Box 1N4002RL Axial Lead 5000/Tape & Reel 1N4003 Axial Lead 1000 Units/Bag 1N4003FF Axial Lead 3000 Units/Box 1N4003RL Axial Lead 5000/Tape & Reel 1N4004 Axial Lead 1000 Units/Bag 1N4004FF Axial Lead 3000 Units/Box 1N4004RL Axial Lead 5000/Tape & Reel 1N4005 Axial Lead 1000 Units/Bag 1N4005FF Axial Lead 3000 Units/Box 1N4005RL Axial Lead 5000/Tape & Reel 1N4006 Axial Lead 1000 Units/Bag 1N4006FF Axial Lead 3000 Units/Box 1N4006RL Axial Lead 5000/Tape & Reel 1N4007 Axial Lead 1000 Units/Bag 1N4007FF Axial Lead 3000 Units/Box 1N4007RL Axial Lead 5000/Tape & Reel 2

36 1N4001, 1N4002, 1N4003, 1N4004, 1N4005, 1N4006, 1N4007 PACKAGE DIMENSIONS MINI MOSORB CASE ISSUE M K A D B K 3

37 1N4001, 1N4002, 1N4003, 1N4004, 1N4005, 1N4006, 1N4007 ON Semiconductor and are trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. Typical parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including Typicals must be validated for each customer application by customer s technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer. PUBLICATION ORDERING INFORMATION NORTH AMERICA Literature Fulfillment: Literature Distribution Center for ON Semiconductor P.O. Box 5163, Denver, Colorado USA Phone: or Toll Free USA/Canada Fax: or Toll Free USA/Canada ONlit@hibbertco.com Fax Response Line: or Toll Free USA/Canada N. American Technical Support: Toll Free USA/Canada EUROPE: LDC for ON Semiconductor European Support German Phone: (+1) (Mon Fri 2:30pm to 7:00pm CET) ONlit german@hibbertco.com French Phone: (+1) (Mon Fri 2:00pm to 7:00pm CET) ONlit french@hibbertco.com English Phone: (+1) (Mon Fri 12:00pm to 5:00pm GMT) ONlit@hibbertco.com EUROPEAN TOLL FREE ACCESS*: *Available from Germany, France, Italy, UK, Ireland CENTRAL/SOUTH AMERICA: Spanish Phone: (Mon Fri 8:00am to 5:00pm MST) ONlit spanish@hibbertco.com Toll Free from Mexico: Dial for Access then Dial ASIA/PACIFIC: LDC for ON Semiconductor Asia Support Phone: (Tue Fri 9:00am to 1:00pm, Hong Kong Time) Toll Free from Hong Kong & Singapore: ONlit asia@hibbertco.com JAPAN: ON Semiconductor, Japan Customer Focus Center Nishi Gotanda, Shinagawa ku, Tokyo, Japan Phone: r14525@onsemi.com ON Semiconductor Website: For additional information, please contact your local Sales Representative N4001/D

38 INTEGRATED CIRCUITS DATA SHEET For a complete data sheet, please also download: The IC04 LOCMOS HE4000B Logic Family Specifications HEF, HEC The IC04 LOCMOS HE4000B Logic Package Outlines/Information HEF, HEC HEF4007UB gates Dual complementary pair and inverter Product specification File under Integrated Circuits, IC04 January 1995

39 Philips Semiconductors Dual complementary pair and inverter Product specification HEF4007UB gates DESCRIPTION The HEF4007UB is a dual complementary pair and an inverter with access to each device. It has three n-channel and three p-channel enhancement mode MOS transistors. Fig.1 Schematic diagram. PINNING Fig.2 Pinning diagram. HEF4007UBP(N): 14-lead DIL; plastic (SOT27-1) HEF4007UBD(F): 14-lead DIL; ceramic (cerdip) (SOT73) HEF4007UBT(D): 14-lead SO; plastic (SOT108-1) ( ): Package Designator North America S P2, S P3 D P1, D P2 D N1,D N2 S N2,S N3 D N/P3 G 1 to G 3 source connections to 2nd and 3rd p-channel transistors drain connections from the 1st and 2nd p-channel transistors drain connections from the 1st and 2nd n-channel transistors source connections to the 2nd and 3rd n-channel transistors common connection to the 3rd p-channel and n-channel transistor drains gate connections to n-channel and p-channel of the three transistor pairs FAMILY DATA, I DD LIMITS category GATES See Family Specifications for V IH /V IL unbuffered stages January

40 Philips Semiconductors Dual complementary pair and inverter Product specification HEF4007UB gates AC CHARACTERISTICS V SS = 0 V; T amb =25 C; C L = 50 pf; input transition times 20 ns V DD V SYMBOL TYP. MAX. TYPICAL EXTRAPOLATION FORMULA Propagation delays G n D N ; D P ns 13 ns + (0,55 ns/pf) C L HIGH to LOW 10 t PHL ns 9 ns + (0,23 ns/pf) C L ns 7 ns + (0,16 ns/pf) C L ns 13 ns + (0,55 ns/pf) C L LOW to HIGH 10 t PLH ns 9 ns + (0,23 ns/pf) C L ns 7 ns + (0,16 ns/pf) C L Output transition times ns 10 ns + (1,0 ns/pf) C L HIGH to LOW 10 t THL ns 9 ns + (0,42 ns/pf) C L ns 6 ns + (0,28 ns/pf) C L ns 10 ns + (1,0 ns/pf) C L LOW to HIGH 10 t TLH ns 9 ns + (0,42 ns/pf) C L ns 6 ns + (0,28 ns/pf) C L V DD V TYPICAL FORMULA FOR P (µw) Dynamic power f i + (f o C L ) V 2 DD where dissipation per f i + (f o C L ) V 2 DD f i = input freq. (MHz) package (P) f i + (f o C L ) V 2 DD f o = output freq. (MHz) C L = load capacitance (pf) (f o C L ) = sum of outputs V DD = supply voltage (V) January

41 Philips Semiconductors Dual complementary pair and inverter Product specification HEF4007UB gates Fig.3 Typical drain current I D and output voltage V O as functions of input voltage; V DD = 5 V; T amb = 25 C. Fig.4 Typical drain current I D and output voltage V O as functions of input voltage; V DD = 10 V; T amb = 25 C. Fig.5 Typical drain current I D and output voltage V O as functions of input voltage; V DD = 15 V; T amb = 25 C. January

42 Philips Semiconductors Dual complementary pair and inverter Product specification HEF4007UB gates APPLICATION INFORMATION Some examples of applications for the HEF4007UB are: High input impedance amplifiers Linear amplifiers (Crystal) oscillators High-current sink and source drivers High impedance buffers. Fig.6 Voltage gain (V o /V i ) as a function of supply voltage. Fig.7 Supply current as a function of supply voltage. This is also an example of an analogue amplifier using one HEF4007UB gate. Fig.8 Test set-up for measuring graphs of Figs 6 and 7. January

43 Philips Semiconductors Dual complementary pair and inverter Product specification HEF4007UB gates Fig.9 Test set-up for measuring forward transconductance g fs =di o /dv i at v o is constant (see also graph Fig.10). A: average, B: average + 2 s, C: average 2 s, in where s is the observed standard deviation. Fig.10 Typical forward transconductance g fs as a function of the supply voltage at T amb =25 C. January

44 Philips Semiconductors Dual complementary pair and inverter Product specification HEF4007UB gates Figures 11 to 14 show some applications in which the HEF4007UB is used. Fig.11 4 MHz crystal oscillator. Fig.12 High current sink driver. Fig.13 High current source driver. January

45 Philips Semiconductors Dual complementary pair and inverter Product specification HEF4007UB gates FUNCTION TABLE for Fig.14. INPUT DISABLE OUTPUT H L L L L H X H open Notes 1. H = HIGH state (the more positive voltage) L = LOW state (the less positive voltage) X = state is immaterial NOTE Fig.14 High impedance buffer. Rules for maintaining electrical isolation between transistors and monolithic substrate: Pin number 14 must be maintained at the most positive (or equally positive) potential with respect to any other pin of the HEF4007UB. Pin number 7 must be maintained at the most negative (or equally negative) potential with respect to any other pin of the HEF4007UB. Violation of these rules will result in improper transistor operation and/or possible permanent damage to the HEF4007UB. January

46 LM3046 Transistor Array General Description The LM3046 consists of five general purpose silicon NPN transistors on a common monolithic substrate. Two of the transistors are internally connected to form a differentially-connected pair. The transistors are well suited to a wide variety of applications in low power system in the DC through VHF range. They may be used as discrete transistors in conventional circuits however, in addition, they provide the very significant inherent integrated circuit advantages of close electrical and thermal matching. The LM3046 is supplied in a 14-lead molded small outline package. Schematic and Connection Diagram Features n Two matched pairs of transistors V BE matched ±5 mv Input offset current 2 µa max at I C =1mA n Five general purpose monolithic transistors n Operation from DC to 120 MHz n Wide operating current range n Low noise figure: 3.2 db typ at 1 khz July 1999 Applications n General use in all types of signal processing systems operating anywhere in the frequency range from DC to VHF n Custom designed differential amplifiers n Temperature compensated amplifiers LM3046 Transistor Array Small Outline Package Top View Order Number LM3046M See NS Package Number M14A DS National Semiconductor Corporation DS

47 LM3046 Absolute Maximum Ratings (Note 1) If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/ Distributors for availability and specifications. (T A = 25 C) LM3046 Each Total Units Transistor Package Power Dissipation: T A = 25 C mw T A = 25 C to 55 C mw T A > 55 C Derate at 6.67 mw/ C T A = 25 C to 75 C mw T A > 75 C mw/ C Collector to Emitter Voltage, V CEO 15 V Collector to Base Voltage, V CBO 20 V Collector to Substrate Voltage, V CIO (Note 2) 20 V Emitter to Base Voltage, V EBO 5 V Collector Current, I C 50 ma Operating Temperature Range 40 C to +85 C Storage Temperature Range 65 C to +85 C Soldering Information Dual-In-Line Package Soldering (10 Sec.) 260 C Small Outline Package Vapor Phase (60 Seconds) 215 C Infrared (15 Seconds) 220 C See AN-450 Surface Mounting Methods and Their Effect on Product Reliability for other methods of soldering surface mount devices. Electrical Characteristics (T A = 25 C unless otherwise specified) Parameter Conditions Limits Min Typ Max Units Collector to Base Breakdown Voltage (V (BR)CBO ) I C = 10 µa, I E = V Collector to Emitter Breakdown Voltage (V (BR)CEO ) I C = 1 ma, I B = V Collector to Substrate Breakdown I C = 10 µa, I CI = V Voltage (V (BR)CIO ) Emitter to Base Breakdown Voltage (V (BR)EBO ) I E 10 µa, I C =0 5 7 V Collector Cutoff Current (I CBO ) V CB = 10V, I E = na Collector Cutoff Current (I CEO ) V CE = 10V, I B = µa Static Forward Current Transfer V CE =3V I C = 10 ma 100 Ratio (Static Beta) (h FE ) I C = 1 ma I C =10µA 54 Input Offset Current for Matched V CE = 3V, I C = 1 ma µa Pair Q 1 and Q 2 I O1 I IO2 Base to Emitter Voltage (V BE ) V CE =3V I E = 1 ma V I E = 10 ma Magnitude of Input Offset Voltage for V CE = 3V, I C = 1 ma mv Differential Pair V BE1 V BE2 Magnitude of Input Offset Voltage for Isolated V CE = 3V, I C = 1 ma mv Transistors V BE3 V BE4, V BE4 V BE5, V BE5 V BE3 Temperature Coefficient of Base to Emitter Voltage V CE = 3V, I C = 1 ma 1.9 mv/ C Collector to Emitter Saturation Voltage (V CE(SAT) ) I B = 1 ma, I C = 10 ma 0.23 V 2

48 Electrical Characteristics (Continued) (T A = 25 C unless otherwise specified) Parameter Temperature Coefficient of Input Offset Voltage Conditions Limits Min Typ Max Units V CE = 3V, I C = 1 ma 1.1 µv/ C LM3046 Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. Operating Ratings indicate conditions for which the device is functional, but do not guarantee specific performance limits. Note 2: The collector of each transistor is isolated from the substrate by an integral diode. The substrate (terminal 13) must be connected to the most negative point in the external circuit to maintain isolation between transistors and to provide for normal transistor action. Electrical Characteristics Parameter Conditions Min Typ Max Units Low Frequency Noise Figure (NF) f = 1 khz, V CE = 3V, 3.25 db I C = 100 µa, R S =1kΩ LOW FREQUENCY, SMALL SIGNAL EQUIVALENT CIRCUIT CHARACTERISTICS Forward Current Transfer Ratio (h fe ) f = 1 khz, V CE = 3V, 110 I C =1mA Short Circuit Input Impednace (h ie ) 3.5 kω Open Circuit Output Impedance (h oe ) 15.6 µmho Open Circuit Reverse Voltage Transfer Ratio (h re ) 1.8x10 4 ADMITTANCE CHARACTERISTICS Forward Transfer Admittance (Y fe ) f = 1 MHz, V CE = 3V, 31 j 1.5 Input Admittance (Y ie ) I C = 1 ma 0.3+J 0.04 Output Admittance (Y oe ) j 0.03 Reverse Transfer Admittance (Y re ) See Curve Gain Bandwidth Product (f T ) V CE = 3V, I C = 3 ma Emitter to Base Capacitance (C EB ) V EB = 3V, I E = pf Collector to Base Capacitance (C CB ) V CB = 3V, I C = pf Collector to Substrate Capacitance (C CI ) V CS = 3V, I C = pf Typical Performance Characteristics Typical Collector To Base Cutoff Current vs Ambient Temperature for Each Transistor Typical Collector To Emitter Cutoff Current vs Ambient Temperature for Each Transistor Typical Static Forward Current-Transfer Ratio and Beta Ratio for Transistors Q 1 and Q 2 vs Emitter Current DS DS DS

49 LM3046 Typical Performance Characteristics (Continued) Typical Input Offset Current for Matched Transistor Pair Q 1 Q 2 vs Collector Current Typical Static Base To Emitter Voltage Characteristic and Input Offset Voltage for Differential Pair and Paired Isolated Transistors vs Emitter Current Typical Base To Emitter Voltage Characteristic for Each Transistor vs Ambient Temperature DS DS DS Typical Input Offset Voltage Characteristics for Differential Pair and Paired Isolated Transistors vs Ambient Temperature Typical Noise Figure vs Collector Current Typical Noise Figure vs Collector Current DS DS DS Typical Noise Figure vs Collector Current Typical Normalized Forward Current Transfer Ratio, Short Circuit Input Impedance, Open Circuit Output Impedance, and Open Circuit Reverse Voltage Transfer Ratio vs Collector Current Typical Forward Transfer Admittance vs Frequency DS DS DS

50 Typical Performance Characteristics (Continued) Typical Input Admittance vs Frequency Typical Output Admittance vs Frequency Typical Reverse Transfer Admittance vs Frequency LM3046 DS DS DS Typical Gain-Bandwidth Product vs Collector Current DS

51 LM3046 Transistor Array Physical Dimensions inches (millimeters) unless otherwise noted Molded Small Outline Package (M) Order Number LM3046M NS Package Number M14A LIFE SUPPORT POLICY NATIONAL S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT AND GENERAL COUNSEL OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein: 1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user. 2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness. National Semiconductor Corporation Americas Tel: Fax: support@nsc.com National Semiconductor Europe Fax: +49 (0) europe.support@nsc.com Deutsch Tel: +49 (0) English Tel: +44 (0) Français Tel: +33 (0) National Semiconductor Asia Pacific Customer Response Group Tel: Fax: ap.support@nsc.com National Semiconductor Japan Ltd. Tel: Fax: National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications.