Laboratório de Electrónica Geral

Transcrição

1

2 Laboratório de Electrónica Geral TRANSISTORES METAL-ÓXIDO-SEMICONDUTOR (HEF 4007) Inversor CMOS I. Objetivos O objetivo do trabalho é estudar as características principais que definem o funcionamento de um inversor CMOS, que é o elemento básico dos circuitos CMOS, quer em aplicações digitais quer em analógicas como amplificador. Primeiro, é efetuado um estudo analítico, usando apenas as relações teóricas clássicas i D (v GS, v DS ) para um transístor MOS em cada zona de funcionamento. Depois, com o recurso a ferramentas de CAD (computer aided design - projeto assistido por computador), são verificadas por simulação computacional as condições de funcionamento dum inversor excitado por um sinal forte (varrimento em DC), por um sinal sinusoidal em regime linear (AC sinal fraco no domínio da frequência) e por uma onda quadrada (sinais fortes em regime de comutação no domínio do tempo). Para o efeito usam-se modelos dos transístores para o simulador PSPICE que é utilizado em modo DC sweep,.ac e.trans, respetivamente. Finalmente, a concluir, são verificadas experimentalmente numa placa de montagem laboratorial algumas das características do inversor e a validade dos parâmetros dos modelos disponíveis. Note-se que os parâmetros dos modelos correspondem a valores típicos (médios). No entanto, como em todos os componentes eletrónicos, há uma elevada dispersão de valores dos parâmetros dos modelos, devido á tolerância dos processos de fabrico dos componentes e circuitos. II. Estudo analítico Considere o circuito do inversor CMOS da Figura II.1(a). Este é constituído por dois transístores MOS complementares de reforço, NMOS (T 1 ) e PMOS (T 2 ), com os terminais de fonte ligados aos respectivos terminais de substrato, não havendo assim efeito de corpo. Para construir este circuito utilizar-se-á um dos pares de transístores complementares existentes no circuito integrado (CI) monolítico HEF4007 cujas características de catálogo se apresenta no Anexo 1. Apresenta-se na Figura II.1(b) o esquema elétrico do CI HEF4007, Figura 1 do Anexo

3 V DD T 2 v I v O T 1 V SS (a) (b) Figura II.1 (a) Circuito inversor CMOS e (b) esquema elétrico do CI HEF 4007 Note-se que este circuito integrado inclui 3 pares de transístores MOS complementares: nos 3 pares de transístores as portas dos dois transístores estão ligadas internamente (terminais 3, 6 e 10), e os substratos dos transístores N ou P estão todos interligados (terminal 7 ou 14 respetivamente). Um dos pares, o que está mais à esquerda, tem as portas ligadas ao terminal 6 e ambas as fontes ligadas ao respectivo substrato (v SB =0, sem efeito de corpo), por isso será o utilizado neste trabalho para realizar o circuito da Figura II.1(a). Outro dos pares, o que está ao centro, tem as portas ligadas ao terminal 3 e tem as fontes e os drenos independentes (terminais 1, 2, 4 e 5), para poder ser utilizado em portas lógicas não elementares. O terceiro par, o mais à direita, tem as portas ligadas ao terminal 10 e tem os drenos interligados (terminal 12) estando pois montados como num inversor CMOS. 1. Trace a característica de transferência v O (v I ) do circuito da Figura II.1(a), para V SS < v I < V DD, recorrendo aos modelos simplificados para regime quase estático de cada um dos transístores [i G = 0 e i D (v DS, v GS )], obtidos com base nos parâmetros da Tabela II.1: k = (KP/2) (W/L) e V t = VTO. Quanto ao parâmetro λ, nesta fase considera-se lambda = 0, para simplificar os cálculos. As tensões de alimentação V SS e V DD, têm os valores dados na Tabela II.2, realçando-se que para todos os grupos V SS = 0 para só terem de utilizar uma fonte DC na fase experimental. Determine os pontos desta característica onde tem lugar a alteração dos modos de operação (corte, saturação e tríodo) de cada um dos dois transístores. Compare a curva obtida com as fornecidas pelo fabricante (anexo I Figuras 3, 4 ou 5). O fabricante não fornece curvas para todos os valores de V DD especificados na Tabela II.2 mas é lícito obter um andamento para valores intermédios de V DD fazendo uma interpolação, como se pode verificar das curvas do anexo

4 Tabela II.1 Especificações gerais dos modelos dos transístores do circuito integrado HEF 4007 Modelo dos transístores MOS a utilizar nos cálculos e simulação com PSPICE NMOS.MODEL N4007 NMOS (TOX=70N KP=73u VTO=*V GAMMA=2.0 CBD=0.2p CBS=0.2p MJ=0.75 L=5u W=100u LAMBDA=20m) PMOS.MODEL P4007 PMOS (TOX=70N KP=16u VTO=*V GAMMA=1.0 CBD=0.2p CBS=0.2p MJ=0.75 L=5u W=300u LAMBDA=20m) É introduzido no LTspice através de duas linhas adicionais no ficheiro LTSPICE4/lib/cmp/standard.mos com a descrição acima apresentada * Ver tabela II Considerando o valor de lambda dado na Tabela II.1, e que permite calcular o parâmetro r o do modelo dinâmico dos TECMOS válido para sinais fracos, obtenha uma estimativa do ganho a meio da zona onde o inversor pode operar como amplificador, a partir de uma análise incremental (AC; A v = V o / V i ). Compare este valor com o obtido a partir da curva típica do ganho em função da tensão de alimentação V DD (supondo V SS =0) Figura 6 do Anexo 1 (varrimento DC; A V = v O / v I = v O / v I vi = V I ). 3. A partir da característica v O (v I ) obtida no ponto 1, obtenha graficamente uma estimativa das margens de ruído do inversor, quando funciona como circuito lógico básico, bem como das tensões limites destas margens de ruído. Considere o limite inferior da tensão v I que leva a saída v O ao nível lógico 0 e o limite superior de v I que mantém a saída v O no nível 1 definidos pelos pontos onde o ganho de tensão é igual a 1, isto é, os pontos da característica de transferência de tensão v O (v I ) que limitam a zona onde o inversor tem ganho maior do que 1 (opera como amplificador). Esta é uma das formas de definir as margens de ruído. Se no traçado do gráfico se usou escalas idênticas para v I e v O, estes são os pontos da curva v O (v I ) onde a tangente à curva tem uma inclinação de 45º

5 Tabela II.2 Especificações dependentes da turma e grupo V TO dos transístores do circuito integrado HEF 4007 e tensões de alimentação (Atenção: não se esquecer que V Tp <0) Turma V TOn (V) V TOp (V) Grupo V DD (V) V SS (V) 2ªf 15h 2,0 1, ªf 17h I 1,8 2, ªf 17h II 1,6 1, ªf 14h30 1,6 2, III Trabalho de simulação 1. DC sweep - Utilizando os modelos disponíveis para os transístores do circuito integrado HEF 3046 para o Pspice (tabelas II.1 e II.2), obtenha por simulação a característica v O (v I ) do circuito da Figura II.1, fazendo um varrimento da tensão v I de 0 a V DD (DC sweep com gerador v I do tipo VDC). Admita sempre a saída em aberto. 2. DC sweep - Obtenha também o gráfico da derivada dv O / dv I com o comando Add Traces e recorrendo à função D( ) cujo argumento é a tensão do nó correspondente a v O. Atenção que não necessita de fazer nova simulação já que o spice tem um ficheiro com os valores da função v O (v I ) e agora é apenas necessário processá-los para se obter a derivada. Obtenha o valor de v I (V IMAX ) para o qual o módulo do ganho de tensão incremental é máximo (A Vmax = dv O / dv I max ). Nestas condições quais são os PFRs dos dois transístores MOS: V GS1, I D1, V DS1, V SG2, I D2 e V SD2. Note que, a curva v O (v I ) tem uma derivada com v I muito elevada na zona central pelo que deve ter de fazer um zoom na zona de ganho máximo. 3. AC sweep - Obtenha também por simulação, mas agora em regime AC (AC sweep com gerador v I do tipo VAC), o ganho em sinais fracos em função da frequência (varrimento na frequência) para o ponto de funcionamento em repouso (PFR) de ganho máximo obtido na alínea anterior (V IMAX ) e que corresponde mais ou menos a meio da zona de transição entre os estados 1 e 2 do inversor (zona de funcionamento do inversor como amplificador). Para o efeito aplique na entrada v I um gerador com duas componentes, uma alternada sinusoidal (AC: que pode colocar igual a 1V de amplitude máxima) e outra contínua (DC: tensão de desvio offset que coloca igual ao valor que corresponde ao ganho máximo V IMAX ). Note que esta segunda componente de v I está a - 4 -

6 impor o PFR: uma tensão contínua em V GS1 e V SG2. Considere que o inversor está terminado na saída (impedância de carga) por uma capacidade de C = 11 pf em paralelo com uma resistência de 1MΩ (impedância de entrada do osciloscópio) adicionalmente a uma capacidade em paralelo referente ao cabo coaxial (cabo RG58 cerca de 30pF / pé, ou seja cerca de 100pF / m). Os cabos existentes no laboratório cerca de 1 metro de comprimento. Verifique se o osciloscópio, que utilizará na parte experimental deste trabalho laboratorial tem estes valores de impedância de entrada. Caso contrário, utilize os valores nele especificados. Faça um varrimento na frequência de forma a conseguir detectar as frequências de corte a -3dB do ganho de tensão do inversor: frequência de corte inferior f L (start frequency < f L /10) e superior f H (stop frequency > 10 f H ). Compare o valor do ganho máximo obtido com o calculado na alínea anterior. 4. Transient - Aplique à entrada do circuito da Figura I.1 uma onda trapezoidal de amplitude máxima v OH = V DD e mínima v OL = V SS, com tempos de subida (t r ) e descida (t f ) muito mais rápidos que os tempos de transição entre estados previstos para o inversor CMOS com uma carga capacitiva de 50pF (condições da tabela da página 3 do anexo e condições de medida no laboratório, como se referiu atrás) e com uma duração de cerca de 0,5µs em cada estado (1µs de período frequência de repetição de 1MHz). Obtenha por simulação a curva de v O (t), e desta obtenha os tempos de comutação de subida (t ro rise time) e de descida (t fo fall time), bem como os tempos de atraso de propagação (t dhl e t dlh delay time) do inversor. Para o efeito deve efectuar uma simulação em regime transitório (domínio do tempo) Transient com um gerador v I do tipo VPULSE

7 V IH (V IH +V IL ) / 2 V IL 0 t D pwd per t dhl t dlh t fo t ro Figura III.1 Tensão típica de entrada e de saída de um inversor Com este tipo de gerador, para obter a forma de onda de v I pretendida, tem de especificar as tensões V1 (nível 0) e V2 (nível 1 - impulso) e os tempos TD (delay: atraso em relação à origem dos tempos), TR (rise: tempo de subida mas ideal - 0 a 100%), TF (fall: tempo de descida mas ideal - 0 a 100%), PW (pulse width: duração do impulso nível 1) e PER (período) que se relacionam com as grandezas indicadas na Figura III.1 da seguinte forma: V1 = V IL, V2 = V IH, TD = t d, TR = t r, TF = t f, PW = pw e PER = per. Os tempos TD, TR e TF na variação trapezoidal, como esta é uma variação ideal, não há necessidade de se definir a variação de 10% e, ou 90% por não haver ambiguidade na definição do tempo inicial e final das transições. Deste modo, na especificação de VPULSE no Spice medem-se relativamente ao instante em que se inicia e, ou termina a transição (0% a 100%). Compare os valores obtidos por simulação com os valores fornecidos pelo fabricante (anexo 1 página 3). Para o efeito a simulação deve ser feita com uma carga de 50pF. Confirme que utilizou t r << t fo e t f << t ro. Senão, sugere-se que repita a simulação para garantir estas duas desigualdades, e assim todos os tempos medidos serem essencialmente devidos às características reais do inversor e não dependerem do sinal aplicado v I

8 IV. Trabalho experimental Efectue a montagem do inversor CMOS da Figura II.1 usando a base de montagem TEE 03 representada na Figura IV.1 que contem um circuito integrado HEF4007 e duas resistências R 1 = 22kΩ e R 2 =100kΩ com um ponto médio comum. Neste trabalho vai usar os transístores T1 e T2 que já têm os substratos ligados às fontes. Não deve utilizar os outros transístores. Figura IV.1 Base de montagem TEE 03 ATENÇÃO: Antes de ligar a fonte de alimentação DC, conecte o terminal VDD (terminal 14 do CI HEF4007) ao terminal positivo da fonte de tensão V DD e a referência (terminal 7 do CI HEF 4007) ao terminal negativo. O terminal negativo tem de ser ligado ao terminal de referência da fonte de tensão. Como indicado na nota da página 8 do anexo, se não se efectuarem previamente estas ligações, pode-se deteriorar definitivamente o circuito integrado (CI). Ligue o gerador de sinais e as duas entradas do osciloscópio à base de montagem da Figura IV.1 de acordo com o esquema da Figura IV

9 V DD v I + - gerador v 0 V SS CH1 OSC. CH2 Figura IV.2 Montagem para teste dum inversor CMOS 1. Na primeira parte das medidas o gerador v I é um gerador de funções. Ajuste o gerador de funções para um sinal de saída sinusoidal de 100Hz. Como tem uma alimentação DC assimétrica, V SS =0, ajuste a tensão de desvio (offset) do gerador para V DD /2 e a amplitude máxima deve ser igual a V DD /2, isto é, v I varia de 0 a V DD. Não ultrapasse estes valores. Deve ligar os aparelhos do laboratório ao circuito inversor sempre por esta ordem: 1º osciloscópio; 2º fonte de alimentação DC; e 3º gerador de funções. A fonte de alimentação e o gerador de funções devem ser ajustados aos valores de amplitude desejados só depois de serem ligados ao circuito inversor. Portanto, ao ligá-los ao inversor devem ter ambos um sinal de amplitude 0 (zero). Deve fazer os ajustes de valores lentamente, sempre a visualizá-los no osciloscópio, para NÃO ultrapassar os valores desejados. Cuidado com as massas dos cabos coaxiais: têm de estar todas ligadas ao mesmo ponto do circuito (referência) para evitar curto-circuitos indesejáveis. Estes cuidados devem-se à fragilidade da porta dos TECMOS que é um condensador. Valores excessivos de tensão nas portas ou suas variações bruscas, provocam picos de corrente (i C = C dv C / dt) que podem destruir a porta. A camada de óxido, que é o dieléctrico do condensador, pode degradar-se permanentemente. Esta camada é muito fina e por isso só suporta tensões baixas (alguns Volt). Cargas eléctricas estáticas Q injectadas pelo nosso corpo ao manusearmos um TECMOS também os podem destruir. Como a tensão no condensador é dada por v C = Q / C, e C é muito pequeno (na actual tecnologia de ponta a menor dimensão dos transístores MOS já é de dezenas de nanómetros) pode-se facilmente atingir tensões V elevadas mesmo para Q reduzido. Os transístores têm normalmente circuitos de protecção para atenuar este problema. Usualmente usa-se díodos para limitar a tensão

10 Visualize as tensões de entrada v I e de saída v O no osciloscópio. Visualize a característica v O (v I ) usando o osciloscópio no modo XY ou equivalente: a entrada do osciloscópio relativa a v I é aplicada na deflexão horizontal (eixo dos xx) onde normalmente é aplicado o sinal da base de tempo (trigger); e a entrada do osciloscópio relativa a v O é aplicada na deflexão vertical (eixo dos yy). Fotografe o mostrador do osciloscópio ou guarde um ficheiro com o mostrador do osciloscópio e coloque a Figura respectiva no seu relatório. Não se esqueça de colocar as escalas e unidades na legenda de todos os gráficos que introduzir, qualquer que seja o modo que utilize para os obter. Por vezes é difícil de ler as escalas no ficheiro ou na fotografia que colocam no relatório e uma boa figura é muitas vezes melhor que vários parágrafos de texto. 2. Na segunda parte, o gerador v I é o gerador de funções com uma onda quadrada. Ligue o gerador de sinais directamente ao osciloscópio e ajuste-o para um sinal de 1MHz (o período do sinal é de 1µs). Após ligar o gerador ao inversor CMOS ajuste o nível dos impulsos de forma a serem iguais às tensões de alimentação DC (v IH = V DD e v IL = V SS ). Verifique se o gerador consegue aplicar ao inversor CMOS uma onda com tempos de subida e descida muito mais rápidos que os tempos previstos pelo fabricante para o inversor (ver a tabela da página 3 do catálogo). Note que as condições de teste que levaram aos valores de catálogo são com carga de 50pF. No laboratório a carga é a impedância de entrada do osciloscópio (verifique na entrada do osciloscópio que está a usar o que é indicado: exemplo típico 1MΩ//11pF) em paralelo com a capacidade do cabo que é para o RG58 cerca de 30pF / pé, ou seja cerca de 100pF / m de comprimento. Se os tempos de subida e descida do sinal do gerador forem da ordem de grandeza dos previstos para o inversor há que subtrair aos tempos de subida e descida na saída os já existentes no sinal de entrada para se ter uma medida do acréscimo nestes tempos introduzidos pelo inversor. Em conformidade visualize no osciloscópio as tensões de entrada v I e de saída v O e obtenha os tempos de subida e descida bem como o tempo de atraso de propagação do inversor (ver definições na Figura III.1). Se pretender, pode usar os cursores do osciloscópio. Fotografe o mostrador ou armazene um ficheiro com a sua imagem. Coloque a Figura no seu relatório. Não se esqueça de colocar as escalas em todos os gráficos que efectuar. Poderá usar Figuras com escalas diferentes consoante a grandeza a medir. 3. Alínea facultativa - Para ter uma noção da dispersão de fabrico sugere-se que faça os seguintes testes experimentais para medir o K e o V TO dos dois transístores

11 Ligue os transístores NMOS T1 e T2 da base de montagem a uma das resistências R 1 ou R 2, de acordo com as ligações da Figura IV.3 (R = R 1 ou R 2 ), e depois repita o processo ligando a outra, R 2 ou R 1. V DD T 2 R V DD v O R v O T 1 Figura IV.3 Montagem dos TECMOS na zona de saturação para obter os parâmetros K e V t. Nestas condições ambos os transístores têm a tensão v GD = 0, o que garante que estão a operar na zona de saturação. Portanto, em primeira aproximação, tem-se para a corrente de dreno: i D = K ( v GS V t ) 2. Para os dois valores de resistências vai obter para cada transístor dois pares de valores (I D, V GS ) pelo que é possível obter uma estimativa dos parâmetros do modelo K e V t resolvendo um sistema de 2 equações a 2 incógnitas. Compare os valores obtidos experimentalmente com os que pode obter do catálogo. Notese que o catálogo não dá directamente os valores de V t e de K. No entanto, uma estimativa dos V t é facilmente obtida dos gráficos das Figuras 3 a 5 e 7. Quanto a K, lembrando que a transcondutância em AC é dada por g m = di D /dv GS PFR = 2(kI D ) ½ (PFR ponto de funcionamento em repouso) tem-se K = (g m /2) 2 /I D. Da curva A (valores médios) da Figura 10 do catálogo tira-se o valor de g fs para um dado V DD e da curva da Fig.7 o correspondente I D ou I DD como é denominado no catálogo. O significado de g fs é a transcondutância directa (f de forward) com o inversor em curto-circuito em AC (s de short-circuit). O circuito de teste usado para calcular g fs está representado na Fig. 9. Notese que, ao colocar um amperímetro na saída se está a introduzir um curto-circuito na saída em AC (condensador de 100µF a bloquear a corrente DC). Deste modo, toda a corrente dos geradores comandados que estão entre o dreno e as fontes dos modelos do NMOS e do PMOS, 2g m v gs (admitindo que têm o mesmo g m ), vai para o amperímetro, não influenciando a medida as resistências r o dos modelos dos dois transístores. Em conformidade, g m = g fs /2. Note-se que em AC, regime dinâmico, os transístores estão em paralelo, logo as correntes somam-se e os g m também. Assim pode-se escrever que K = (g fs /4) 2 / I DD

12 Compare também os valores experimentais obtidos para os K e V t dos transístores com os usados no modelo do PSpice. Note-se que a constante K = 2 KX W/L, com X = N ou P consoante se trata do NMOS ou do PMOS. Quanto a V t é denominado no modelo PSpice por VTO. V. Conclusões e críticas 1. Compare os resultados obtidos experimentalmente, parte IV, com os valores obtidos por via teórica, analítica na parte II, e por simulação com o programa PSpice na parte III. Comente, nomeadamente: a característica v O (v I ), obtida em II.1, III.1 e IV.1, bem como os valores das margens de ruído e do ganho delas obtidos; os tempos de comutação e atraso na propagação, obtidos em III.4 e medidos em IV.2. Compare estas curvas e estes valores numéricos com os dados típicos fornecidos pelo fabricante do circuito integrado (anexo 1). 2. O que aprendeu com este trabalho? Teça comentários à execução do trabalho e proponha alterações que no seu entender o tornarão mais útil e aliciante

13 Anexo 2 Exemplo de alguns dos gráficos que deve introduzir no relatório. Atenção que os gráficos devem permitir uma leitura fácil pelo que devem ter dimensão adequada. Para o caso da análise transitória apresentam-se 2 níveis de ampliação dos gráficos. Sugere-se que num programa de processamento de imagem se inverta as cores para tornar a leitura mais fácil e poupar tinta na impressão. Figura 2.1 Análise DC Figura 2.2 Análise AC

14 Figura 2.3 Análise Transitória Figura 2.4 Ampliação de cerca de meio período: tempo de subida de 10% a 90% cerca de 1/6 de divisão; e uma divisão vale 50µs. Figura 2.5 Ampliação da zona de subida da tensão de saída para se notar o atraso: cerca de 1,2 de divisão; e uma divisão vale 5ns 6ns

15 Anexo 3 Excerto de um catálogo de cabos coaxiais Type (/U) MIL-W-17 Z 0() Dielectric Capacitance O.D. db/100 ft Vmax Type (pf/ft) MHz (rms) Shield Estrutura do cabo RG 58 A protecção exterior em PVC flexivel B trança em fios de Cobre (condutor exterior) C Isolante dielétrico (polietileno duro) D condutor unifilar de Cobre duro (condutor central) Fichas coaxiais: BNC = Bayonet Neill Concelman (a) bnc macho (até 4GHz); (b) T bnc com 1 macho e 2 fêmeas; N = invented in the 1940s by Paul Neill (c) N fêmea (até 11GHz); e SMA = SubMiniature version A (d) sma fêmea (até 18 ou 26.5GHz)