Microeletrônica. Prof. Fernando Massa Fernandes. Aula 22. Sala 5017 E.

Transcrição

1 Microeletrônica Aula 22 Prof. Fernando Massa Fernandes Sala 5017 E fernando.fernandes@uerj.br

2 2 Inversor CMOS Bloco de construção fundamental para a circuitos digitais Características DC Característica de transferência de tensão OH Output High OL Output Low IL Input Low IH Input High

3 Características DC Inversor CMOS Característica de transferência de tensão Pontos A e B definidos pela inclinação da reta igual a -1 V entrada < V IL estado lógico 0 na entrada V entrada > V IH estado lógico 1 na entrada V IL < V < V entrada IH não tem estado lógico definido Situação ideal V IH - V IL = 0 (transição abrupta) 3

4 4 Inversor CMOS Bloco de construção fundamental para a circuitos digitais Inversor CMOS Porta NAND Analise o circuito quando a entrada está em estado lógico alto. Repita esta análise para a entrada em estado lógico baixo.

5 5 Inversor CMOS Bloco de construção fundamental para a circuitos digitais Inversor CMOS Porta transmissora (com sinal de controle)

6 6 Inversor CMOS Características DC VTC - Característica de transferência de tensão

7 Inversor CMOS Características DC VTC - Característica de transferência de tensão Importante Se o sinal não varre totalmente os limites inferiores e superiores da tensão uma corrente significativa passa pelo inversor! (potência dissipada!) O mesmo fenômeno é significativo se o transistor chaveia lentamente. 7

8 Inversor CMOS Ruído Os limites de ruído indicam quão bem o inversor opera em condições ruidosas. NM Noise margins Caso ideal: Se Caso ideal: 8

9 9 Inversor CMOS Limite de ruído e VTC ideais VTC Voltage Transfer Curves Nesta situação idealizada, os MOSFETs nunca estão ligados em um mesmo instante Limites de ruídos iguais garante melhor performance

10 10 Inversor CMOS Ponto de chaveamento do inversor (V SP ) Vsp Vg Os dois transistores estão na região de saturação e a mesma corrente passa por eles

11 Exemplos Se n / p = 1, temos VSP = VDD/2 Desenhando MOSFETs com mesmo L => Para obtermos Num MOSFET de canal longo 11

12 12 Exemplos

13 13 Características de chaveamento Vamos examinar as capacitâncias e resistências parasíticas do inversor Utilizando o modelo digital que havíamos criado na última aula ATENÇÃO! O desenho mostra as duas chaves abertas, mas isto não é possível de acontecer!

14 14 Características de chaveamento Vamos examinar as capacitâncias e resistências parasíticas do inversor

18 18 Características de chaveamento Vamos examinar as capacitâncias e resistências parasíticas do inversor Tempos de atraso

19 19 Características de chaveamento Vamos examinar as capacitâncias e resistências parasíticas do inversor Tempos de atraso Se o inversor estiver conectado a uma carga capacitiva:

20 20 Exemplo

21 21 Exemplo A simulação não dá exatamente o mesmo resultado! (~20ps) Fazer com que Rp = Rn faz com que a capacitância de entrada aumente!

22 22 Exemplo

23 23 Exemplo Simulação

24 24 Trabalho 3 Inversor CMOS Esquemático, Leiaute e simulação de um inversor CMOS fabricado na tecnologia C5 (0.3 µm). Faça o projeto do esquemático e do leiaute utilizando o software Electric. O arquivo de simulação deverá ser gerado em código spice. Consulte o tutorial 3 do site cmosedu. ( Parte 1 Simulação c.c. (sch) Gráficos (V out x V in ) e (I vdd x V in ) Parte 2 Simulação c.a. (lay) Gráfico (V out e V in ) x tempo (ps) Data de entrega: 06/06 (qui)

25 25 Trabalho 3 Inversor CMOS Esquemático, Leiaute e simulação de um inversor CMOS fabricado na tecnologia C5 (0.3 µm). Faça o projeto do esquemático e do leiaute utilizando o software Electric. O arquivo de simulação deverá ser gerado em código spice. Consulte o tutorial 3 do site cmosedu: ( Parte 1 Simulação c.c. (sch) Gráficos (V out x V in ) e (I vdd x V in ) Parte 2 Simulação c.a. (lay) Gráfico (V out e V in ) x tempo (ps) Enviar arquivo compactado do trabalho (.zip) para o fernando.fernandes@uerj.br, contendo: 1. Arquivo do Electric (.jelib) 2. Dois arquivos do LTSpice (.spi) sch e lay 3. Print do esquemático e do layout do inversor e dos gráficos [V out x V in e I vdd x V in ] e [(V out e V in ) x tempo] Nome do arquivo: Exemplo FernandoMF_Trab2_2018(2)_Microeletronica.zip Data de entrega: 06/06 (qui)

26 26 Trabalho 3 Inversor CMOS Esquemático, Leiaute e simulação de um inversor CMOS fabricado na tecnologia C5 (0.3 µm). Faça o projeto do esquemático e do leiaute utilizando o software Electric. O arquivo de simulação deverá ser gerado em código spice. Consulte o tutorial 3 do site cmosedu: ( Esquemático Leiaute

27 27 Trabalho 3 Inversor CMOS Parte 1 Simulação c.c. a partir do esquemático (sch) Gráficos (V out x V in ) e (I vdd x V in ) a) Simule o inversor e obtenha os gráficos V out x V in para diferentes larguras de canal no PMOS (W = 3µm, 6µm e 9µm)*. Escreva nos gráficos o ponto de chaveamento do inversor (V sp ) em cada caso. b) Obtenha o gráfico da corrente no inversor (I vdd ) pela tensão na entrada (V in ) para W = 6µm. *Modifique a largura do PMOS (diretamente no arquivo.spi) de W = 6µm (W=6U) para W = 3µm e 6µm (W=3U e W=9U) e determine os novos valores de V sp.

28 Trabalho 3 Inversor CMOS Parte 1 Simulação c.c. a partir do esquemático (sch) Gráficos (V out x V in ) e (I vdd x V in ) Vsp pmos W=3,6,9 U (.spi) vdd vdd 0 DC 5 Para W=6U (3 gráficos) vin in 0 DC 0 (1 gráfico).dc vin 0 5 1m.include /home/fernando/microeletronica/electric/c5_models.txt 28

29 29 Trabalho 3 Inversor CMOS Parte 2 Simulação c.a. a partir do leiaute (lay) Gráficos (V out e V in ) x tempo (ps) a) Obtenha o gráfico da resposta do inversor a um pulso na entrada (V in ) de 5V com duração de 200ps. Escreva no gráfico os tempos de atraso t PHL e t PLH.

30 Exercício - Proposto Estime os tempos de atraso intrínseco do inversor fabricado na tecnologia C5 Tempos de atraso (20/2) (10/2) * Atraso somente do inversor (sem carga) 30

31 Exercício - Proposto Estime os tempos de atraso intrínseco do inversor fabricado na tecnologia C5 Tempos de atraso (20/2) (10/2) R p =? R n =? * Atraso somente do inversor (sem carga) 31

32 Exercício - Proposto Estime os tempos de atraso intrínseco do inversor fabricado na tecnologia C5 Tempos de atraso (20/2) (10/2) 1 Resistência de chaveamento efetiva (R p e R n ) 2 Capacitância específica no gate C ox * Atraso somente do inversor (sem carga) 32

33 Modelo de MOSFET digital Análise da tecnologia C5 Resistência efetiva de chaveamento R n = VDD I D,n = 5,0 V (1,14 ma ) =4,4 kω R p = VDD I D,p = 5,0 V (1,45 ma ) =3,4 k Ω

34 Exercício - Proposto Estime os tempos de atraso intrínseco do inversor fabricado na tecnologia C5 (20/2) (10/2) R p = VDD I D,p = 5,0 V (1,45 ma ) =3,4 k Ω R n = VDD = 5,0 V =4,4 kω I D,n (1,14 ma ) C out =? * Atraso somente do inversor (sem carga) 34

35 Exercício - Proposto Estime os tempos de atraso intrínseco do inversor fabricado na tecnologia C5 (20/2) (10/2) R p = VDD I D,p = 5,0 V (1,45 ma ) =3,4 k Ω R n = VDD = 5,0 V =4,4 kω I D,n (1,14 ma ) ' C ox,p =C ox ' C ox,n =C ox.0,6 μmm. 6 μmm= 8,88 ff.0,6 μmm. 3 μmm= 4,44 ff C out =13,32 ff * Atraso somente do inversor (sem carga) 35

36 Exercício - Proposto Estime os tempos de atraso intrínseco do inversor fabricado na tecnologia C5 (20/2) (10/2) R p = VDD I D,p = 5,0 V (1,45 ma ) =3,4 k Ω R n = VDD = 5,0 V =4,4 kω I D,n (1,14 ma ) ' C ox,p =C ox ' C ox,n =C ox.0,6 μmm. 6 μmm= 8,88 ff.0,6 μmm. 3 μmm= 4,44 ff t PHL 0, ,32 f= 41 ps t PLH 0, ,32 f= 32 ps C out =13,32 ff * Atraso somente do inversor (sem carga) 36

37 Exercício - Proposto Estime os tempos de atraso intrínseco do inversor fabricado na tecnologia C5 (20/2) (10/2) 49ps (lay) 39ps (lay) t PHL 0, ,32 f= 41 ps t PLH 0, ,32 f= 32 ps * Atraso somente do inversor (sem carga) 37

38 Exercício - Proposto Estime os tempos de atraso intrínseco do inversor fabricado na tecnologia C5 (20/2) 15ps (sch) 15ps (sch) (10/2) Simulação AC - sch t PHL 0, ,32 f= 41 ps t PLH 0, ,32 f= 32 ps * Atraso somente do inversor (sem carga) 38

39 Exercício Proposto 2 Estime os tempos de atraso quando a saida do inversor fabricado na tecnologia C5 está conectada a uma carga de 50fF. * Atraso somente do inversor (sem carga) 39

40 40 Exemplo Simulação

41 41 Inversor Dissipação de potência dinâmica Cada vez que o inversor muda de estado, os capacitores (de carga somado com as capacitâncias intrínsecas) devem ser carregados ou descarregados. Aplicando um pulso quadrado de período T e frequência f clk na entrada, a corrente média que o inversor tem que puxar da fonte VDD é

42 Dissipação de potência dinâmica Inversor Cada vez que o inversor muda de estado, os capacitores (de carga somado com as capacitâncias intrínsecas) devem ser carregados ou descarregados. Aplicando um pulso quadrado de período T e frequência f clk na entrada, a corrente média que o inversor tem que puxar da fonte VDD é Lembrando que a corrente só é fornecida quando o PMOS está ligado 42

43 43 Inversor Dissipação de potência dinâmica Aplicando um pulso quadrado de período T e frequência f clk na entrada, a corrente média que o inversor tem que puxar da fonte VDD é A potência total é

44 44 Inversor Dissipação de potência dinâmica A potência total é A potência dissipada depende das capacitâncias, da fonte e da frequência do clock. Muito esforço é feito para reduzir esta dissipação! Uma das maiores vantagens do CMOS é a baixa dissipação de potência.

45 45 Inversor Power Delay Product (PDP) (Figura de mérito) Para caracterizar a eficiência (velocidade x potência) de determinado processo CMOS, o power delay product (PDP) é utilizado: Um processo rápido pode dissipar mais potência e esse produto quantifica as duas características simultaneamente. GaAs tem um atraso de propagação menor mas dissipa mais potência e pode ser comparado com a tecnologia CMOS de 50 nm.

46 46 Exercício Proposto 3 Considere que o inversor fabricado na tecnologia C5 esta conectado a uma carga de 50fF. a) Determine a corrente média para um pulso quadrado de frequência 25MHz. b) Determine a potência média dissipada por MHz. c) Determine o PDP para o inversor nessa configuração.

47 47 Inversor CMOS 1 - Ponto de chaveamento do inversor (V SP ) 2 - Curva característica de transferência de tensão Estados lógicos Definição dos pontos A e B Limites de ruido 3 - Atraso na propagação 4 Potência dissipada

48 48 Ring oscillator Vimos que existe um atraso na propagação de sinal em uma porta inversora. O que acontece se ligarmos um número impar de portas inversoras em sequência e alimentarmos a saída da última na entrada da primeira?

49 49 Ring oscillator Vimos que existe um atraso na propagação de sinal em uma porta inversora. O que acontece se ligarmos um número impar de portas inversoras em sequência e alimentarmos a saída da última na entrada da primeira? Oscilador

50 50 Ring oscillator Vimos que existe um atraso na propagação de sinal em uma porta inversora. O que acontece se ligarmos um número impar de portas inversoras em sequência e alimentarmos a saída da última na entrada da primeira? Oscilador E se, ligarmos um número par de inversores em sequência na saída de uma porta?

51 51 Ring oscillator Vimos que existe um atraso na propagação de sinal em uma porta inversora. O que acontece se ligarmos um número impar de portas inversoras em sequência e alimentarmos a saída da última na entrada da primeira? Oscilador Se ligarmos um número par de inversores em sequência na saída de uma porta temos um buffer de atraso.

52 52 Ring oscillator Vimos que existe um atraso na propagação de sinal em uma porta inversora. O que acontece se ligarmos um número impar de portas inversoras em sequência e alimentarmos a saída da última na entrada da primeira? Cada inversor chaveia duas vezes durante um período de oscilação. Tempo de chaveamento de um inversor = t PHL + t PLH Frequência de oscilação Onde n é o número impar de inversoras.

53 53 Ring oscillator Vimos que existe um atraso na propagação de sinal em uma porta inversora. O que acontece se ligarmos um número impar de portas inversoras em sequência e alimentarmos a saída da última na entrada da primeira? O ring oscillator é normalmente utilizado para indicar a velocidade de um processo

54 54 Ring oscillator Aplicações Gerador de números aleatórios por hardware Oscilador controlado por tensão (VCO) Sintetizador de frequências (transceptores)

55 55 Ring oscillator Qual a capacitância total de inversores idênticos acoplados?

56 56 Ring oscillator Qual a capacitância total de inversores idênticos acoplados?

57 57 Ring oscillator Qual a capacitância total de inversores idênticos acoplados? Com: Desta maneira: f osc = 1 n. 0,7. (R n +R p ).C tot

58 58 Exercício Proposto 4 Análise da tecnologia C5 Estime a frequência de um oscilador em anel de 31 estágios onde cada estágio é representado pelo inversor baixo. (20/2) (10/2) 1 f clk = n. 0,7. (R n +R p ).C tot

59 59 Ring oscillator O ring oscillator é normalmente utilizado para indicar a velocidade de um processo MOSIS WAFER ACCEPTANCE TESTS RUN: T89Y TECHNOLOGY: SCN05 FEATURE SIZE: 0.5 microns VENDOR: AMIS CIRCUIT PARAMETERS UNITS Inverters K Vinv volts Vinv volts Vol (225 ua) volts Voh (225 ua) volts Vinv volts Gain Ring Oscillator Freq. DIV256 (31-stg,5.0V) MHz D256_WIDE (31-stg,5.0V) MHz Ring Oscillator Power DIV256 (31-stg,5.0V) 0.45 uw/mhz/gate D256_WIDE (31-stg,5.0V) 0.94 uw/mhz/gate COMMENTS: SUBMICRON 1 f clk = n. 0,7. (R n +R p ).C tot Análise da tecnologia C5 Estimativa da frequência de oscilação de um oscilador de 31 estágios. *MOSIS file ami-c5/t89y-params.txt

60 60 Ring oscillator O ring oscillator é normalmente utilizado para indicar a velocidade de um processo MOSIS PARAMETRIC TEST RESULTS MOSIS WAFER ACCEPTANCE TESTS RUN: N99Y TECHNOLOGY: SCN025 FEATURE SIZE: 0.25 microns VENDOR: TSMC RUN: T92Y (MM_NON-EPI_THK-MTL) TECHNOLOGY: SCN018 FEATURE SIZE: 0.18 microns VENDOR: TSMC CIRCUIT PARAMETERS UNITS Inverters K Vinv Volts Vinv Volts Vol (100 ua) Volts Voh (100 ua) Volts Vinv Volts Gain Ring Oscillator Freq. DIV1024_T (31-stage,2.5) MHz DIV1024 (31-stage,2.5) MHz Ring Oscillator Power DIV1024_T (31-stage,2.5) 0.06 uw/mhz/g DIV1024 (31-stage,2.5) 0.06 uw/mhz/g COMMENTS: DEEP_SUBMICRON CIRCUIT PARAMETERS UNITS Inverters K Vinv volts Vinv volts Vol (100 ua) volts Voh (100 ua) volts Vinv volts Gain Ring Oscillator Freq. D1024_THK (31-stg,3.3V) MHz DIV1024 (31-stg,1.8V) MHz Ring Oscillator Power D1024_THK (31-stg,3.3V) 0.07 uw/mhz/gate DIV1024 (31-stg,1.8V) 0.02 uw/mhz/gate COMMENTS: DEEP_SUBMICRON