Execução detalhada de instruções

Transcrição

1 LCC/LEI Sistemas de Cmputaçã 2006/2007 Execuçã detalhada de instruções TPC3 + Guiã Teatral Albert Jsé Prença Objectivs Treinar as capacidades de visualizaçã de terminlgia e cnceits que descrevem funcinament de um sistema de cmputaçã na execuçã de códig. Para atingir estes bjectivs vai-se realizar um exercíci experimental cm estudantes-actres, em cntrarelógi: usand 8 actres - "banc de regists", "ALU", "unidade de cntrl d CPU", "descdificadr de instruções", "memória", "barrament de endereçs", "barrament de dads", e "barrament de cntrl" - estes irã representar (teatralmente) a execuçã de um cnjunt de instruções em linguagem máquina ( crp de uma funçã em C cmpilada e mntada para uma arquitectura IA16). Cm preparaçã para esta peça de teatr, sã prpsts alguns exercícis sb a frma de TPC, s quais deverã ser reslvids e entregues n iníci da sessã TP, e a sua crrecçã pderá ser cnsiderada na avaliaçã glbal Caracterizaçã d prblema Pretende-se cm este exercíci analisar tds s passs da execuçã de instruções pr um prcessadr (um CPU semelhante a i8086, também little endian), desde a busca de cada uma das instruções à memória, até à sua execuçã, passand pela sua descdificaçã. Os principais cmpnentes d cmputadr serã representads pr estudantes-actres, estand cada uma/um apenas na psse da infrmaçã que lhe é pertinente e durante temp que essa infrmaçã existe. Características d sistema de cmputaçã e funções a desempenhar pr cada estudante-actr: CPU, cnstituid pelas seguintes partes/actres: banc de regists, respnsável pel cnteúd ds 8 regists "genérics" d i8086 (ax, bx, cx, dx, si, di, bp, sp) e d instructin pinter (ip); n iníci d exercíci, s regists terã um cnteúd pré-definid (flha cm actr; cntém a lista de regists e respectiv cnteúd inicial, bem cm espaç para escrever s nvs valres ds regists); ALU, respnsável pr efectuar as perações aritméticas (sma/subtracçã) u lógicas (AND/OR/NOT) que lhe frem slicitadas, e sbre s perands que lhe frem dispnibilizads; n fim resultad necessita de ser armazenad algures; as perações sã feitas n quadr e apagadas após a sua cnclusã (a ALU nã tem capacidade de armazenar valres); unidade de cntrl, respnsável pr gerar tds s sinais que cntrlam as perações n exterir d CPU, e ainda pr dar tdas as instruções para crrect funcinament intern d CPU; a apiá-la/ terá a clabraçã de uma utra estrutura/actr ( descdificadr de instruções); descdificadr de instruções, cm capacidade para armazenar internamente até 4 bytes cm instruções em binári; a descdificaçã das instruções faz-se cm base na infrmaçã dispnibilizada na pág. 3, cntend: (i) figura cm s frmats de instruções d i386, (ii) mapa da cdificaçã ds mds de endereçament d i386, em que a última cluna mstra também cm s regists sã cdificads, e (iii) tabela cm códigs de peraçã das instruções mais usadas nesta peça; de ntar que este mapa ds mds de endereçament se refere a um prcessadr de 32 bits, mas que irems adaptá-l nesta peça a um prcessadr de 16 bits, cm as necessárias crrecções (pr ex., tdas as referências a regists de 32 bits deverã ser substituídas pr referências a regists de 16 bits);

2 TPC3: Execuçã detalhada de instruções - 2 memória, respnsável pel cnteúd das 2 16 células de memória (flha cm actr; cntém cnteúd de células numa lista de endereçs previamente definids, bem cm espaç para escrever nvs valres em células que tenham sid mdificadas); barraments de interligaçã entre CPU e a memória: barrament de endereçs, respnsável pr transprtar 16 bits de cada vez (em 2 flhas de papel, 1 em cada mã cntend um valr numéric de 1 byte), e apenas durante períd de temp em que esses valres estiverem activs n barrament; barrament de dads, respnsável pr transprtar 16 bits de cada vez (em 2 flhas de papel, 1 em cada mã cntend um valr numéric de 1 byte), e apenas durante períd de temp em que esses valres estiverem activs n barrament; barrament de cntrl, respnsável pr transprtar s sinais de cntrl que frem necessáris (neste exercíci apenas serã necessáris s sinais de RD e WR). 2. Exercícis de preparaçã (TPC) 1. Os slides dispnibilizads ISC-2 cntinham n fim uma referência a 3 sítis na Web cm infrmaçã pertinente sbre a estrutura dum PC e cm funcinam s micrprcessadres e as memórias. Cnsulte esses sítis (u utrs referids pr eles) e, cm base em infrmaçã que lá encntrar, descreva pr palavras suas (nã apenas traduzind que ler na Web) e de um md sucint s seguintes terms (máx. 400 caracteres pr term): memória Flash, data width dum CPU, e bus speed. 2. Cnsidere a execuçã da instruçã em assembly addw %bx, -8(%bp), (depis de "mntada" em linguagem máquina para a arquitectura IA16 definida neste TPC) desde que CPU terminu a instruçã anterir. Essa instruçã instrui CPU para adicinar 2 perands de 16 bits 1 em regist e utr em memória e guardar resultad de vlta nas mesmas células de memória nde antes estava guardad 2º perand. O 1º perand está n regist %bx, enquant 2º perand está lcalizad em memória a partir d endereç calculad pela sma d cnteúd d regist %bp cm a cnstante (-8). Indique, crnlgicamente e em binári u hexadecimal, tda a infrmaçã que irá circular ns 3 barraments durante a execuçã integral desta instruçã (nã esquecer que CPU tem de ir buscar a instruçã à memória). Cnsidere s valres apresentads neste enunciad. Indique também tds s regists e tdas as células de memória que fram mdificads cm a execuçã desta instruçã. 3. Cnsidere a peraçã de mntagem em binári ("assemble") dessa mesma instruçã em assembly: addw %bx, -8(%bp), de acrd cm as regras definidas neste enunciad. Mstre cm seria esta instruçã em linguagem máquina deste IA16 (em hexadecimal, byte a byte), depis de mntada pel assembler. Explique sucintamente, prcess de mntagem. 3. Guiã teatral 1. Distribuir s papéis cm a infrmaçã pertinente a cada um ds actres, cnjuntamente cm várias flhas de papel para que "CPU" e a "memória" pssam escrever a infrmaçã que s "barraments" irã transprtar. 2. Cnsiderar que CPU acabu de executar uma instruçã, e que estad d cmputadr é que está representad nas flhas distribuídas. 3. Simular cm as/s actres a execuçã de instruções até a fim da 1ª instruçã de ret que encntrar. 4. (Para fazer depis da aula) Tentar recriar códig em C que deu rigem a esta funçã cmpilada. (Sugestã: dê uma vista de lhs pels acetats das aulas...) AJPrença /Mar'07

3 TPC3: Execuçã detalhada de instruções - 3 Frmats de instruçã = 0 = 1 Opcde Mnemónica Cmentáris xx add xx: ver figura acima; requer mais bytes yyy push yyy: identificaçã de regist, de acrd cm tabela acima yyy pp yyy: identificaçã de regist, de acrd cm tabela acima xx mv xx: ver figura acima; requer mais bytes x lea xx: ver figura acima; requer mais bytes ret AJPrença /Mar'07

4 TPC3: Execuçã detalhada de instruções - 4 Banc de regists ax xxxx xxxx xxxx xxxx _0 0 0 c bx xxxx xxxx xxxx xxxx _f f e f cx xxxx xxxx xxxx xxxx _ dx xxxx xxxx xxxx xxxx _ si xxxx xxxx xxxx xxxx _ di xxxx xxxx xxxx xxxx _8 0 c 6 bp xxxx xxxx xxxx xxxx _8 4 1 c sp xxxx xxxx xxxx xxxx _ ip xxxx xxxx xxxx xxxx _ AJPrença /Mar'07

5 TPC3: Execuçã detalhada de instruções - 5 Memória 0x _ x _ _8 9 0x _e _8 b 0x _ _0 6 0x _ _4 5 0x _ _8 9 0x404a _e c b _5 d 0x404c _c 3 d _8 d 0x404e _7 6 f _ x _ _1 f 0x _d _2 9 0x _ _4 0 0x _ _0 0 0x _e a _f f AJPrença /Mar'07

6 TPC3: Execuçã detalhada de instruções - 6 Nº Nme: Turma: Resluçã ds exercícis (Nta: Apresente sempre s cálculs que efectuar n vers da flha; nã cumpriment desta regra equivale à nã entrega d trabalh.) 1. Descreva pr palavras suas (nã apenas traduzind que ler na Web) e de um md sucint s seguintes terms (máx. 400 caracteres pr term): Memória Flash Data width dum CPU Bus speed 2. Indique, crnlgicamente e em bin u hex, tda a infrmaçã que irá circular ns 3 barraments: addw %bx, -8(%bp) Address Bus: Data Bus: Cntrl Bus (indique apenas s sinais de cntrl): Indique também tds s regists e tdas as células de memória mdificads: 3. Mstre cm seria esta instruçã em linguagem máquina deste IA16 (explique cm lá chegu) AJPrença /Mar'07