Universidade de Coimbra Departamento de Engenharia Informática Licenciatura em Engenharia Informática Arquitectura de Computadores 2 Junho de 2003

Tamanho: px

Começar a partir da página:

Download "Universidade de Coimbra Departamento de Engenharia Informática Licenciatura em Engenharia Informática Arquitectura de Computadores 2 Junho de 2003"

Samuel Branco Braga
7 Há anos
Visualizações:

1 Universidade de Coimbra Departamento de Engenharia Informática Licenciatura em Engenharia Informática Arquitectura de Computadores 2 Junho de 2003 José Bernardino Seixas Marques CRUSOE Arquitectura de Computadores 2

2 Departamento de Engenharia Informática Faculdade de Ciências e Tecnologia da Universidade de Coimbra Trabalho realizado para a cadeira de Arquitectura de Computadores 2 No âmbito da Licenciatura em Engenharia Informática José Marques jmarques@students.dei.uc.pt Junho de 2003

3 Introdução Os processadores da família Crusoe, têm vindo a ser desenvolvidos desde 1995 pela empresa Transmeta, podem ser vistos, como sendo compostos por dois componentes. O primeiro componente é um processador VLIW (Very Long Instruction Word) de 128 bits, montado num packaged 474 BGA, este componente constitui o hardware do Crusoe. O segundo componente é aquele que os torna em algo de verdadeiramente diferente e inovador, pois trata-se de software (Code Morphing Software). Em conjunto os dois componentes garantem a compatibilidade dos processadores Crusoe com os programas escritos para a arquitectura x86. A Transmeta desenvolveu este processador com um objectivo, construir um processador simples, económico em termos energéticos e com um elevado grão de flexibilidade. Neste trabalho será analisada uma implementação concreta deste binómio, que é o Crusoe TM5800, um chip fabricado em Taiwan pela TSMC (Taiwan Semiconductor Manufacturing Corporation), utilizando um processo de fabrico de 0,13µ. Especificações do processador Crusoe TM5800 Frequência de funcionamento (em MHz) 733, 800, 867, 933, 1000 Memoria Cache L1 128 KB Memoria Cache L2 512 KB Suporte para Memoria DDR (em MHz) 100 até 133 Suporte para Memoria SDR (em MHz) 66 ate 133 Interface de I/O Bus PCI de 32 bits a 33 MHz Package 474 BGA Processo de fabrico 0,13 Code Morphing Software 4.2

4 O componente de Hardware Para concretizar os seus objectivos a Transmeta retirou do hardware tudo o que podia ser emulado por software, desta forma foi-lhe possível construir hardware mais simples, com um menor número de transístores logo mais económico em termos energéticos. Como se pode ver pela figura 1 o hardware deste processador é constituído por um conjunto de unidades de execução, por duas caches independentes de nível um de 64KB cada respectivamente para dados e instruções, a cache de instruções tem 8 vias de associatividade enquanto que a de dados apresenta 16 vias de associatividade, por uma cache de nível dois com 512 KB Write-Back com 4 vias de associatividade, uma cache TLB (Translaction Look-aside Buffer) unificada com 4 vias de associatividade e um conjunto de controladores, nomeadamente controladores de memória, DDR e SDR, controlador PCI, um controlador série usado para ler de uma flash ROM o Code Morphing Software e copia-lo para uma zona da memória SDRAM invisível aos programas x86. Figura 1

5 O coração do processador é um motor VLIW de 128 bits, composto por duas unidades de inteiros, uma unidade de virgula flutuante, uma unidade de acesso à memoria e uma unidade de saltos, estas unidades são alimentadas por um pipeline de inteiros com 7 estágios e por um de virgula flutuante de 10 estágios. Uma instrução (figura 2) VLIW de 128 bits do Crusoe é constituída por um conjunto de 4 instruções de 32 bits cada a que a Transmeta chama átomos, ao conjunto chama molécula. Todos os átomos de uma molécula são executados em paralelo. Figura 2 Fazem ainda parte, dois conjuntos de 64 registos, ao primeiro desses conjuntos chamase Working Copy, são estes os registos usados pelo código quando em execução, o segundo conjunto chama-se Shadow Copy, e servem para armazenar o estado dos Working Copy sempre que se começa a executar um bloco de código para o caso de ser necessário repor o estado do processador. Para manter a compatibilidade com a arquitectura x86 o Code Morphing Software utiliza alguns dos registos para manter o estado dos registos mais importantes usados na arquitectura x86, sendo os restantes registos para uso geral.

6 O Code Morphing Software O Code Morphing foi um conceito desenvolvido e patenteado pela Transmeta, com o objectivo de construir um processador simples, económico em termos energéticos e com um elevado grão de flexibilidade. Este software reside numa memória ROM que é lida quando o sistema é ligado, sendo o software copiado para uma zona reservada da memória SDRAM Ao retirar a lógica de controlo para a camada de software, a Transmeta fez com que o desempenho deste elemento tenha um forte impacto no desempenho global do processador e ao mesmo tempo seja o principal responsável pela compatibilidade com a arquitectura x86. Isto leva a que futuros desenvolvimentos do Code Morphing Software possam garantir um melhor desempenho bem como a compatibilidade com outras arquitecturas que não a x86. Para garantir os seus objectivos o Code Morphing Software executa um conjunto de acções das quais se destacam, a análise do código x86 e posterior conversão e optimização de forma a obter um melhor desempenho, escalonamento das instruções já convertidas para posterior execução, controlo da frequência de relógio, ajustando-a à carga a que em cada momento o processador está sujeito, maximizando assim o uso da energia recurso crítico no segmento de mercado da computação portátil, que é um dos alvos que a Transmeta pretende atingir com este processador. Para que seja então possível a execução de código x86 pelo Crusoe o Code Morphing Software começa por analisar o código x86, obtendo uma visão alargada do código original com o objectivo de identificar dinamicamente quais as partes com as quais vale a pena gastar ciclos de relógio em tarefas de optimização, toda a informação relativa à frequência com que um bloco de código é utilizado é guardada e constantemente actualizada por forma, a que no futuro decisões mais acertadas sejam tomadas permitindo desta forma obter uma melhor performance. Depois do código interpretado o Code Morphing Software traduz o código x86 criando blocos de instruções VLIW de 128 bits procedendo de seguida e caso isso se justifica a acções de optimização. Todas as instruções convertidas pelo Code Morphing Software são armazenadas numa cache especial, chamada Translation Cache. Esta

7 cache ocupa uma zona de memória protegida de forma que não seja visível aos programas em execução, o tamanho desta cache pode variar de acordo com o volume de instruções processadas, o uso da translation cache, evita que o processador perca tempo a traduzir várias vezes um conjunto de instruções muito usadas, naturalmente as instruções menos utilizadas serão removidas desta cache, para darem lugar a outras mais recentes. A Transmeta tenta compensar o tempo gasto na análise e tradução do código x86 com uma optimização do código a executar bem como com o uso da Translaction Cache, tirando partido do facto de a maior parte do tempo de execução de um programa ser gasto numa pequena parte do código. O Code Morphing Software é também responsável pela gestão de energia do processador, a Transmeta introduziu um conjunto de rotinas a que chamou LongRun Power Management Technology, este conjunto de rotinas analisa a carga a que o processador está sujeito fazendo variar dinamicamente os valores da frequência de relógio e da voltagem obtendo desta forma poupanças de energia sem no entanto penalizar o desempenho do processador. Conclusão O aspecto mais inovador deste projecto é sem duvida a utilização de software como parte integrante do processador. Para já a Transmeta provou que é possível a construção de processadores com desempenhos interessantes, nomeadamente no consumo de energia.

8 Perguntas: Pergunta 1: Qual o mecanismo implementado pela Transmeta que lhe permite tirar partido da localidade de referência no acesso às instruções de um determinado programa? Resposta 1: A Transmeta para tirar partido da localidade de referência no acesso às instruções implementou o conceito de Translaction Cache. Pergunta 2: Por que razão o Crusoe apresenta consumos de energia bastante inferiores a outros processadores x86 compatíveis? Resposta 2: Basicamente isso foi conseguido à custa da transferência da lógica de controlo para a camada de software, permitindo assim a construção de um chip mais simples, com uma quantidade de transístores muito menor comparativamente com os outros processadores x86.

9 Bibliografia: [1] Crusoe Processor Product Brief Model TM5800 em [2] The Technology Behiind Crusoe Processors em [3] The Crusoe Processor em mega.ist.utl.pt/~ic-micro/tr_00_01_s1_4_morfismo_codigo_crusoe.pdf [4] Crusoe Explored em [5] Transmeta Crusoe em

Documentos relacionados

Arquitetura e Organização de Processadores. Aula 08. Arquiteturas VLIW

Universidade Federal do Rio Grande do Sul Instituto de Informática Programa de Pós-Graduação em Computação Arquitetura e Organização de Processadores Aula 08 Arquiteturas VLIW 1. Introdução VLIW é Very