ELT601 Eletrônica Digital II

Transcrição

1 Graduação em Engenharia Eletrônica Universidade Federal de Itajubá IESTI Famílias lógicas Prof. Rodrigo de Paula Rodrigues

2 Famílias lógicas Contexto Eletrônica Digital Dialeto digital Álgebra Booleana Variáveis discretas 0, Não 1, Sim

3 Famílias lógicas Contexto Álgebra Booleana Variáveis discretas 0, Não 1, Sim Famílias lógicas Circuitos elétricos Variáveis contínuas Variáveis digitais Variáveis analógicas Teoria Aplicação

4 Famílias lógicas O que são? família lógica família A nível analógico Nível lógico X Nível lógico Y... família B......

5 Famílias lógicas O que são? Família lógica Conjunto de circuitos eletrônicos Elementos característicos Lógicas TTL, CMOS, ECL, etc. Características elétricas próprias! entre 1964 e 2005, surgiram cerca de 30 famílias lógicas diferentes Classes Bipolar, CMOS e BiCMOS +

6 Famílias lógicas Família TTL Família lógica TTL Primeira família lógica (1964) Lógica Transistor-Transistor Base para as demais famílias Bipolar Transistores BJT Predominou por muito tempo Características Importância

7 Famílias lógicas Família TTL Porta lógica Não-E TTL Vcc (5V) A B Y R1 4 kω R2 1.6 kω R4 130 Ω A B Y Nível lógico 1 Nível indeterminado Nível lógico 0 5V 2.4V 0.2V 0V A B Q1 Q2 R3 1 kω Q3 D1 Q4 Y GND Porta lógica SN5400/SN7400

8 Famílias lógicas Análise da porta 7400 Porta lógica 7400 Vcc R1 4 kω R2 1.6 kω R4 130 Ω A B Q1 Q2 Q3 D1 Y Estágio de saída (totem-pole) Estágio de entrada (múltiplos emissores) R3 1 kω Q4! Transistores polarizados para atuarem como chaves GND

9 Famílias lógicas Análise da porta 7400 Porta lógica 7400 Transistor com múltiplos emissores Configuração totem-pole Potencial A D2 D4 Q3 Q1 D3 Q1 D1 Q4 Y Sempre: um transistor em corte, outro, saturação Potencial B

10 Famílias lógicas Análise da porta 7400 Porta lógica 7400 Estado BAIXO Vcc = +5V R1 4 kω R2 1.6 kω R4 130 Ω Q3 A = +5V B = +5V D2 D3 D4 Q1 Q2 R3 1 kω D1 Q4 Y V OL 0.4V

11 Famílias lógicas Análise da porta 7400 Porta lógica 7400 Estado ALTO Vcc = +5V R1 4 kω R2 1.6 kω R4 130 Ω Q3 A = +5V B = 0V D2 D3 D4 Q1 Q2 R3 1 kω D1 Q4 Y V OH 2.4V

12 Famílias lógicas Família TTL Níveis de representação TTL Tensão Nível lógico 1 Nível indeterminado Entrada Nível lógico 1 Nível indeterminado 5V (Vcc) V IH = 2.0V Saída Nível lógico 1 Nível indeterminado 5V (Vcc) V OH = 2.4V V IL = 0.8V Nível lógico 0 Nível lógico 0 0V Nível lógico 0 V OL = 0.2V 0V

13 Famílias lógicas Família TTL Níveis de representação TTL V IH(mín) Mínima tensão de entrada considerada nível lógico 1 V IL(máx) Máxima tensão de entrada considerada nível lógico 0 V OH(mín) Mínima tensão de saída capaz de sinalizar nível lógico 1 V OL(máx) Máxima tensão de saída capaz de sinalizar lógico 0

14 Famílias lógicas Família TTL Níveis de representação TTL Imunidade ao Ruído Entrada Saída Nível lógico 1 V NH V OH(mín) Nível lógico 1 Nível indeterminado V IH(mín) V IL(máx) Nível indeterminado V NH = V OH(mín) V IH(mín) V NL = V IL(máx) V OL(máx) Nível lógico 0 V NL V OL (máx) Nível lógico 0

15 Famílias lógicas Família TTL Níveis de representação TTL Imunidade ao Ruído Para a especificação de representação de níveis lógicos a seguir, um ruído de 0,5V prejudicaria a operação do circuito que empregasse tal família lógica? Parâmetro Mín (V) Típico (V) Máx (V) V OH 2.6 V OL V IH 2.0 V IL

16 Famílias lógicas Análise da porta 7400 Fornecimento e absorção de corrente Saída em nível BAIXO Saída em nível ALTO +5V R4 130 Ω Q3 +5V R1 4 kω R4 130 Ω Q3 +5V R1 4 kω D1 I IL D1 I IH Q4 V OL Q1 Q4 V OH Q1

17 Famílias lógicas Família TTL Níveis de corrente TTL I IH Corrente de entrada em nível lógico 1 I IL Corrente de entrada em nível lógico 0 I OH Corrente de saída em nível lógico 1 I OL Corrente de saída em nível lógico 0

18 Famílias lógicas Análise da porta 7400 Acionamento de carga: fan-out Saída em nível BAIXO +5V R4 130 Ω +5V +5V I IL I IL Q3 D1 I OL... Q4 V OL

19 Famílias lógicas Análise da porta 7400 Acionamento de carga: fan-out Saída em nível ALTO +5V +5V +5V R2 R4 Q3 D1 I OH I IH I IH... Q4 V OH

20 Famílias lógicas Análise da porta 7400 Acionamento de carga: fan-out Saída TTL em nível BAIXO Limite de corrente dado por I OL (máx) Saída TTL em nível ALTO Limite de corrente dado por I OH (máx)

21 Famílias lógicas Análise da porta 7400 Cálculo da capacidade de acionamento Saída TTL em nível BAIXO Fan-out (BAIXO) = I OL (máx) / I IL (máx) Saída TTL em nível ALTO Fan-out (ALTO) = I OH (máx) / I IH (máx)

22 Famílias lógicas Família TTL Cálculo da capacidade de acionamento Para a família lógica a seguir, qual é a capacidade de acionamento de cargas máxima sobre a qual um de suas saídas pode ser submetida? Parâmetro Corrente I OH I OL I IH I IL -0.4 ma 16 ma 0.04 ma -1.6 ma

23 Famílias lógicas Família CMOS Família lógica CMOS Tecnologia MOSFET Apenas NMOS e PMOS Baixa potência Lógica Complementar Elevada integração Mais empregada Características Importância

24 Famílias lógicas Família CMOS MOSFET FET Porta Metal - SiO 2 Substrato

25 Famílias lógicas Família CMOS MOSFET Tipos de MOSFETs Depleção Enriquecimento P-MOS N-MOS CMOS

26 Famílias lógicas Família CMOS MOSFET N-MOS S (fonte) G (porta) D (dreno) D N N Camada de SiO 2 G Dopagens tipo N SS (substrato) Substrato de tipo P S

27 Famílias lógicas Família CMOS N-MOS: Operação como chave D V GS < V T V GS V T D D D D + G I DS R OFF Ω R ON 10 3 Ω V GS - S S S S S

28 Famílias lógicas Família CMOS MOSFET P-MOS S (fonte) G (porta) D (dreno) D P P Camada de SiO 2 G Dopagens tipo P SS (substrato) Substrato de tipo N S

29 Famílias lógicas Família CMOS P-MOS: Operação como chave D V GS > V T V GS V T D D D D - G I DS R OFF Ω R ON 10 3 Ω V GS + S S S S S

30 Famílias lógicas Família CMOS MOSFET: capacitância de entrada N-MOS P-MOS G SiO SS (S) V GS V T! V GS Em operação, há uma capacitância entre a porta e a fonte do MOSFET SiO 2 C GS 1 a 10pF V GS V T G V GS SS (S)

31 Famílias lógicas Família CMOS Lógica CMOS - MOS Complementar V CC P-MOS P-MOS: transistor de pull-up Saída Configuração totem-pole N-MOS N-MOS: transistor de pull-down V SS

32 Famílias lógicas Família CMOS Inversor CMOS V CC X Q1 P-MOS Q2 N-MOS Y Circuitos integrados 74HC04 e CD4049 GND

33 Famílias lógicas Família CMOS Inversor CMOS Entrada em nível ALTO V CC V CC V CC X = V CC Q1 P-MOS Q2 N-MOS Y V sg (Q1) 0 V gs (Q2) V V cc Q1 R OFF Ω Q2 R ON 10 3 Ω Y = Vcc R ON (R OFF + R ON ) Y 0V GND

34 Famílias lógicas Família CMOS Inversor CMOS Entrada em nível BAIXO V CC V CC V CC X = 0V Q1 P-MOS Q2 N-MOS Y V sg (Q1) V V cc V gs (Q2) 0V Q1 R ON 10 3 Ω Q2 R OFF Ω Y = Vcc R OFF (R OFF + R ON ) Y Vcc GND

35 Famílias lógicas Família CMOS Porta Não-E CMOS Vcc A G S P Q1 Q2 S P G B D G G D N S D N Q3 Q4 D Y S

36 Famílias lógicas Família CMOS Características de famílias CMOS Alimentação Há famílias com suporte de 3V a 18V Maiores versatilidade e margem de ruído

37 Famílias lógicas Família CMOS Características de famílias CMOS Dissipação de potência em nível estático V CC V CC V CC V CC Y = ALTO Q1 R ON 10 3 Ω I DS 0 Y = BAIXO Q1 R OFF Ω I DS 0 Q2 R OFF Ω Q2 R ON 10 3 Ω

38 Famílias lógicas Família CMOS Características de famílias CMOS Dissipação de potência x Comutação V CC X Vcc GND X = 0V I D ( 5mA) Y Y I D Vcc GND C carga GND Freq. comutação, dissipação de potência

39 Famílias lógicas Família CMOS Características de famílias CMOS Capacidade de acionamento V CC V CC I D Y C carga I D Y C carga Capacidade atraso máximo de propagação permitido Primeiras séries CMOS: cada carga CMOS atraso de 3 ns GND GND

40 Famílias lógicas Família CMOS Características de famílias CMOS ESD e Travamento em nível ALTO Vcc A Y GND P+ P+ N+ P+ N+ P N+ N Bandas de guarda SiO2 Metal

41 Famílias lógicas Família CMOS Características de famílias CMOS ESD e Travamento em nível ALTO +Vcc Tiristor R eq I R! Damo ao dispositivo GND

42 Famílias lógicas Família CMOS Características de famílias CMOS ESD e Travamento em nível ALTO Soluções? Melhores processos de fabricação Proteção contra surtos nas entradas Exemplo: CD4049

43 Famílias lógicas Família CMOS Família CMOS em comparação à TTL baixo consumo fácil fabricação atraso de propagação elevada margem de ruído elevada integração acionamento de corrente Vantagens Desvantagens

44 Famílias lógicas Portas especiais Saídas a Coletor/Dreno aberto Saídas TTL conectadas +5V +5V I OH Q3 Q3 Q4 Q4 I OL

45 Famílias lógicas Portas especiais Saídas a Coletor/Dreno aberto Saídas CMOS conectadas R ON V CC I OH V CC R OFF I OL

46 Famílias lógicas Portas especiais Saídas a Coletor/Dreno aberto V CC Vcc ramo de pull-up R p (externo) ramo de pull-down Configuração totem-pole ramo de pull-down Saída a coletor/dreno aberto

47 Famílias lógicas Portas especiais Saídas a Coletor/Dreno aberto Vcc Porta 1 R p Porta 2 ramo de pull-down ramo de pull-down

48 Famílias lógicas Portas especiais Não-E TTL a coletor aberto Vcc Vcc R1 4 kω R2 1.6 kω Rp 10 kω A B Q1 Q2 Y Q4 R3 1 kω GND

49 Famílias lógicas Portas especiais Inversor CMOS a dreno aberto Vcc Vcc Rp X Y N-MOS GND

50 Famílias lógicas Portas especiais Aplicações de coletor/dreno aberto Vcc Rp Vcc Rp Barramento I 2 C SDA µc SCL Memórias seriais Conversores DAC...

51 Famílias lógicas Portas especiais Aplicações de coletor/dreno aberto +5V lógica a fios (wired) Rp 10 kω A B Y = AB

52 Famílias lógicas Portas especiais Aplicações de coletor/dreno aberto Acionamento de tensões elevadas +24 V 24 V, 25 ma 74LS112 (5V) 7406 J K Q Q + Vo -

53 Famílias lógicas Portas especiais Saída em alta impedância (Tri-State) V CC V CC V CC ALTO BAIXO Alta impedância (Z)

54 Famílias lógicas Portas especiais Saída em alta impedância (Tri-State) V CC Entradas Habilitação Circuito lógico Controle Saída

55 Famílias lógicas Portas especiais Inversor TTL com alta impedância +5V R1 4 kω R2 1.6 kω R4 130 Ω Q3 A H Q1 Q2 D2 D1 Q4 Y R3 1 kω GND

56 Famílias lógicas Portas especiais Buffer CMOS com alta impedância V CC E E Y Y H H Porta lógica CD4503 GND H E Y X 0 1 Z (alta impedândia) 0 1

57 Famílias lógicas Portas especiais Portas Schmitt-Trigger B < 1 e AB > 1 histerese

58 Famílias lógicas Portas especiais Portas Schmitt-Trigger Vo V OH Vi Vo V OL V TH- V TH+ V CC Vi

59 Famílias lógicas Portas especiais Entrada Schmitt-Trigger

60 Famílias lógicas Interface TTL e CMOS Modelo geral de interface Circuito de Interface acionador carga Respeitar os níveis de tensão Respeitar os níveis de corrente

61 Famílias lógicas Interface TTL e CMOS Níveis de tensão Acionador Carga V OH(mín) Nível lógico 1 V NH Nível lógico 1 Nível indeterminado Nível indeterminado V IH(mín) V IL(máx) V OL (máx) Nível lógico 0 V NL Nível lógico 0

62 Famílias lógicas Interface TTL e CMOS Níveis de tensão Acionador Carga V OH(mín) Nível lógico 1 V NH Nível lógico 1 V IH(mín) Nível indeterminado Nível indeterminado V OL (máx) Nível lógico 0 V NL Nível lógico 0 V IL(máx)

63 Famílias lógicas Interface TTL e CMOS Níveis de tensão - Regra V OH(mín) > V IH(mín) + V NH Acionador Carga V OL(máx) + V NL < V IL(máx) Acionador Carga

64 Famílias lógicas Interface TTL e CMOS Níveis de corrente - Regra I OH(máx) > I IH(total) I OL(máx) > I IL(total) Acionador Carga

65 Famílias lógicas Interface TTL e CMOS Exemplo: TTL acionando CMOS em 5V +5V +5V Parâmetro 74XX 74HCXX Família 74 TTL? CMOS Família 74HC V IH (mín) V IL (máx) V OH (mín) V OL (máx)

66 Famílias lógicas Interface TTL e CMOS Exemplo: TTL acionando CMOS em 5V +5V +5V 5 kω +5V TTL CMOS Família 74 Família 74HC

67 Famílias lógicas Fim Obrigado