Simplificação e Mapa de Karnaugh. Sistemas digitais

Documentos relacionados
Sistemas Digitais Módulo 6 Mapas de Karnaugh

Circuitos Lógicos Combinacionais Capítulo 4

Circuitos Lógicos Combinacionais (parte 2) CPCX UFMS Slides: Prof. Renato F. dos Santos Adaptação: Prof. Fernando Maia da Mota

CIRCUITOS DIGITAIS. Circuitos Combinacionais e Técnicas de Simplificação

Tabela 1 - Minitermos e Maxtermos para uma função de 3 variáveis.

Formas Canônicas e Mapas de Karnaugh

Álgebra de Boole. Álgebra de Boole - axiomas

Mapas de Karnaugh Prof. Rômulo Calado Pantaleão Camara. Carga Horária: 2h/60h

Técnicas Digitais para Computação

Sistemas Digitais. 6 Funções lógicas

Capítulo 09: Mintermos, Maxtermos e Mapa de Karnaugh

Teoremas de De Morgan

Organização e Arquitetura de Computadores I

Circuitos Sequenciais

Circuitos Lógicos Combinacionais. Sistemas de Informação CPCX UFMS Slides: Prof. Renato F. dos Santos Adaptação: Prof. Fernando Maia da Mota

Sistemas Digitais Ficha Prática Nº Uniformização de circuitos com pontas NAND e NOR

Circuitos Digitais. Conteúdo. Expressão de Saída. Produtos Canônicos. Soma de Produtos. Circuitos Lógicos Combinacionais. Simplificação de Circuitos

CAPÍTULO 4 CIRCUITOS COMBINACIONAIS

PCS3115: Sistemas Digitais I. Síntese de Circuitos Combinatórios Minimização e Karnaugh

Circuitos Sequenciais: Circuitos Combinacionais: SISTEMAS DIGITAIS. Módulo 2 Prof. Celso

Circuitos Lógicos Combinacionais. Sistemas de Informação CPCX UFMS Slides: Prof. Renato F. dos Santos Adaptação: Prof. Fernando Maia da Mota

SIMPLIFICAÇÃO GRÁFICA DE EXPRESSÕES BOOLEANAS Minitermos e Maxitermos

Sistemas Digitais / Sistemas Digitais I 3 Simplificação de funções

- Eletrônica digital - Capítulo 2 Circuitos Combinacionais

Aula 13. Conceitos Básicos de Eletrônica Digital Circuitos Combinacionais. Prof. Dr. Dilermando Piva Jr.

Arquitetura de Computadores. Tiago Alves de Oliveira

EXPESSÕES BOOLEANAS E MAPAS DE KARNAUGH (Kmaps) AULA 05 Arquitetura de Computadores Gil Eduardo de Andrade

LABORATÓRIO DE CIRCUITOS DIGITAIS. PREPARAÇÃO 04: Circuitos Combinacionais Decodificadores

Álgebra de Boole e Simplificação de Circuitos Lógicos

Mapas de karnaugh. Mapas de Karnaugh para funções de duas variáveis. m 0 m 1. m 2 m 3 X Y. Mapas de Karnaugh para funções de três variáveis

Capítulo II Álgebra Booleana e Minimização Lógica

6. Análise Lógica Combinacional

CAPÍTULO 1 REVISÃO DE LÓGICA COMBINACIONAL

MAPA DE KARNAUGH (Unidade 3)

Capítulo 3. Álgebra de Bool

Arquitetura de Computadores. Tiago Alves de Oliveira

Revisão: família lógica TTL

PCS 3115 Sistemas Digitais I Mapas de Karnaugh Prof. Dr. Marcos A. Simplicio Jr.

CIRCUITOS DIGITAIS I

Descrevendo Circuitos Lógicos Capítulo 3 Parte II

4. Desenhe um digrama esquemático para cada uma das funções abaixo. a.

Sistemas Digitais Minimização de Funções: Mapas de Karnaugh

Sistemas Digitais Minimização de Funções: Mapas de Karnaugh

ab c x x 1

MAPAS DE KARNAUGH A.B A.B A. B A. B A.B C. D C.D

Definição de circuitos melhores: São circuitos menores, mais rápidos, consomem menos energia.

Sistemas Digitais Universidade Católica do Salvador Professor Marco Antônio C. Câmara. Aula 03 Simplificação de Expressões Lógicas.

Sistemas Digitais Módulo 5 Teoremas Lógicos, Simplificação Algébrica e Projeto de Circuitos Lógicos

Eletrônica Digital Lista de Exercícios

Eletrônica Digital. Lógica Booleana e Circuitos Lógicos FACULDADE FUCAPI

Aula 5. Mapas de Karnaugh. SEL Sistemas Digitais. Prof. Dr. Marcelo Andrade da Costa Vieira

ELETRÔNICA DIGITAL. Parte 5 Mapas de Karnaugh. Prof.: Michael. 1 Prof. Michael

24/08/2010 ELETRÔNICA DIGITAL

Circuitos Digitais Segunda Lista de Exercícios

Disciplina: Eletrônica Digital Aluno: Nº: Código: EL52M Turma: Prof: Gustavo B. Borba Código: Data: / /

PCS 3115 (PCS2215) Sistemas Digitais I. Módulo 07 Síntese de Circuitos Combinatórios. Prof. Dr. Marcos A. Simplicio Jr. versão: 3.

Introdução à Automação

Pontifícia Universidade Católica do Rio Grande do Sul Faculdade de Engenharia Lógica Computacional Aplicada. Prof. Dr. Fabian Vargas.

Descrevendo Circuitos Lógicos (Continuação) CPCX UFMS Slides: Prof. Renato F. dos Santos Adaptação: Prof. Fernando Maia da Mota

ELETRÔNICA DIGITAL. Parte 5 Circuitos Combinacionais. Professor Dr. Michael Klug. 1 Prof. Michael

Eletrônica Digital 1 Curso Técnico Eletrônica. Fábio Kurt Schneider

F.1 - FORMAS STANDARD PARA FUNÇÕES LÓGICAS

Capítulo 4 Circuitos Lógicos Combinacionais

Circuitos Lógicos Capítulo 3 Portas Lógicas e Álgebra Booleana Parte II

Postulado da complementação

Eletrônica Digital. Funções lógicas, álgebra de boole e circuitos lógicos combinacionais básicos. Professor: Francisco Ary

Sistemas Digitais. Prof. Me. Victor Machado Alves Ciência da Computação

Álgebra de Boole. Nikolas Libert. Aula 4B Eletrônica Digital ET52C Tecnologia em Automação Industrial

*********************

Lógica e Álgebra de Boole

Minimização de Expressões Método de Karnaugh

Sistemas Digitais Álgebra de Boole Binária e Especificação de Funções

Descrevendo Circuitos Lógicos (Continuação) Teoremas Booleanos. CPCX UFMS Slides: Prof. Renato F. dos Santos Adaptação: Prof. Fernando Maia da Mota

Simplificação de expressões booleanas através dos diagramas de Veitch-Karnaugh Aprendemos até aqui, simplificação de expressões mediante a utilização

Organização e Arquitetura de Computadores I

CAPÍTULO 3 PORTAS LÓGICAS E ÁLGEBRA BOOLEANA

Apostila de Sistemas Digitais e Computadores MÓDULOS I & II: REVISÃO ÁLGEBRA DE BOOLE.

Sistemas Digitais. Revisão Portas Lógicas. Isaac Maia

Apostila Mapas de Veitch-Karnaugh

Mapa de Karnaugh. UNIVERSIDADE DA BEIRA INTERIOR Faculdade de Engenharia Departamento de Informática

Disciplina: Lógica Matemática Prof. Etelvira Leite

1. [1 val] Converta para base 2 o número hexadecimal (base 16) B06E. Justifique.

Sistemas Digitais (SD) Minimização de Funções Booleanas

Utiliza variáveis binárias, i.e., que só podem assumir um de dois valores: {0,1}; {Low,High}; {True,False}; etc.

5. O Mapa de Karnaugh

Arquitetura e Organização de Computadores. Álgebra Booleana

INSTITUTO FEDERAL DE. BAHIA Campus Santo Amaro. Curso de Eletromecânica. Eletrônica Digital. Prof.: Elvio Prado da Silva

Sistemas Numéricos. Prof. Daniel Barros Júnior, Prof. Eduardo Augusto Bezerra 16 de agosto de 2004

CEFET/RJ - Centro Federal de Educação Tecnológica Celso Suckow da Fonseca Rio de Janeiro, 23 de setembro de 2008.

ELETRÔNICA DIGITAL II

Prof. Leonardo Augusto Casillo

UNIVERSIDADE DE AVEIRO DEPARTAMENTO DE ELECTRÓNICA, TELECOMUNICAÇÕES E INFORMÁTICA Teste modelo 2 de Arquitecturas e Sistemas Operativos I

Prof. Sérgio Rebelo. Curso Profissional Técnico de Eletrónica, Automação e Comando

SISTEMAS DIGITAIS MINIMIZAÇÃO DE FUNÇÕES BOOLEANAS

LOGIC CIRCUITS CMOS Circuitos Lógicos CMOS

III. Representações das portas lógicas (recordação): Figura 1: Símbolos padronizados e alternativos para várias portas lógicas e para o inversor 2

Arquitetura de Computadores Aula 9 Portas Lógicas

Ministério da Educação Secretaria de Educação Profissional e Tecnológica Instituto Federal de Educação, Ciência e Tecnologia do Rio Grande do Sul

ÁLGEBRA DE BOOLE POSTULADOS, TEOREMAS E PROPRIEDADES

Transcrição:

Simplificação e Mapa de Karnaugh Sistemas digitais

Agenda } Simplificação de circuitos lógicos } Álgebra booleana X mapa de Karnaugh } Derivação de expressões } Soma de produtos X Produto da soma } Mapa de Karnaugh (Mapa K) } Agrupamentos e simplificações } Implicantes } Implicantes primo e implicante primo essencial } Condições de irrelevância 2

Simplificação de circuitos lógicos } Os circuitos mostrados fornecem a mesma saída e, claramente, (b) é menos complexo que (a) } Colocar a expressão na forma SOP através da aplicação de teoremas booleanos e de DeMorgan 1) Achar a ex=ressão para a saída 2) Simplificar Circuitos lógicos podem ser simplificados com álgebra booleana e mapa de Kar7augh 3

Derivação de expressões } Soma de produtos (SOP) } A expressão soma de produtos aparecerá como dois ou mais termos AND combinados com operações OR } Produto de somas (POS) } A expressão produto de somas consiste de dois ou mais termos OR (soma) combinados com operações AND 4

Minitermos X Maxitermos } Minitermo (SOP) } Variável com valor 0 é negada } Maxitermo (POS) } Variável com valor 1 é negada A ex=ressão é fdnção da soma dos miniterfos de valor 1 A ex=ressão é fdnção da multiplicação dos maxiterfos de valor 0 5

Forma canônica X Alternativa } Encontrar a equação p/ F descrita na tabela } Em soma de produtos (SOP) } Em produto de somas (POS) } Representação alternativa } SOP } POS 6

Projetando circuitos lógicos combinacionais } Resolução de qualquer problema de lógica de projeto } Interprete o problema e defina sua tabela-verdade } Escreva o termo AND para cada caso de saída = 1 } Combine os termos na forma SOP } Simplifique a expressão da saída, se possível } Implemente o circuito para a expressão final, simplificada A saída deve ser alta somente quando a maioria das 3 entkadas for alta Tabela- verdade Ex=ressão SOP: Circuito Simplificado: 7

Método do mapa de Karnaugh (Mapa K) } Método gráfico para simplificar equações lógicas } Converter tabelas-verdade no circuito lógico correspondente } Pode ser usado para qualquer nº de variáveis de entrada } Porém sua utilidade prática é limitada a cinco ou seis variáveis Representação com duas variáveis m 0 m 1 m 2 m 3 Os valores da tabela- verdade são colocados no mapa K 8

Mapa K de quatro variáveis } Células adjacentes diferem em apenas uma variável, tanto na horizontal quanto na vertical } Uma expressão SOP pode ser obtida combinando todos os quadrados que contêm 1 m 0 m 1 m 3 m 2 m 4 m 5 m 7 m 6 m 12 m 13 m 15 m 14 m 8 m 9 m 11 m 10 9

Agrupamento de 1s (subcubos) } 1s adjacentes em dois, quatro ou oito quadrados podem ser agrupados para uma maior simplificação Só os terfos comuns (variáveis que não mudam o valor lógico) são colocados na ex=ressão final AgKDpamentos também podem ser realizados entke superior, inferior e laterais 10

Simplificação com mapa K } Passos p/ simplificação da expressão com mapa K } Construir o mapa K com 1s indicado na tabela-verdade } Agrupar 1s não adjacentes a quaisquer outros 1s (1s isolados) } Agrupar 1s que estão em pares } Agrupar 1s em octetos, mesmo que já tenha sido agrupados } Agrupar quartetos c/ um ou mais 1s e q ainda não estejam em grupos } Agrupar qualquer pares necessários p/ incluir 1s ainda não agrupados Eliminar da ex=ressão final a variável que tkoca seu valor lógico dentko do gkdpo GrDpo de quatko (QuarXeto) GrDpo de oito (Octeto) 11

Simplificação: Exemplo SOP } Simplifique o mapa K e extraia a função por SOP 12

Simplificação: Exemplo POS } Simplifique o mapa K e extraia a função por POS 13

Implicantes } Implicantes } Representa um termo de SOP e deve ser potência de 2 } Implicantes primos } Grupo que contém maior nº possível de células adjacentes } Transformar implicantes em primos, obtém maior minimização } Implicante primo essencial } Se o implicante é coberto por único implicante primo 14

Implicantes: Exemplo1 } Verificar cada minitermo com 1 } Se for coberto só por único implicante primo, então este é implicante primo essencial 15

Implicantes: Exemplo2 16

Condições de irrelevância (don t care-dc) } Condições sem efeito } Existem certas condições de entrada que podem nunca ocorrer e para as quais não haja especificação de saída } Projetista fica livre para assumir qualquer valor possível } Procurar produzir expressões com circuitos mais simplificado s(a,b,c)= (5,6,7)+DC(3,4) 17

Prática! } Determinar a expressão mínima em para s0(a,b,c,d)= (0,1,2,5,6,7,13,15) s1(w,x,y,z)= (0,1,2,5,8,9,10) s2(a,b,c,d)= (1,2,3,6,7,8,9,12,14) s3(a,b,c,d)= (0,1,2,12,13)+DC(3,7,10,11,14,15) s4(a,b,c,d)= (0,3,5,6,7)+DC(10,11,12,13,14,15) 18

Resumo 19