MAPA DE KARNAUGH (Unidade 3)

Documentos relacionados
Técnicas Digitais para Computação

ab c x x 1

CIRCUITOS DIGITAIS COMBINACIONAIS (Unidade 3)

Sistemas Digitais Ficha Prática Nº Uniformização de circuitos com pontas NAND e NOR

Organização e Arquitetura de Computadores I

CODIFICADOR E DECODIFICADOR (Unidade 4)

Lógica e Álgebra de Boole

Formas Canônicas e Mapas de Karnaugh

Circuitos Digitais Segunda Lista de Exercícios

Circuitos Lógicos Combinacionais (parte 2) CPCX UFMS Slides: Prof. Renato F. dos Santos Adaptação: Prof. Fernando Maia da Mota

Introdução à Informática. Funções Lógicas. Ageu Pacheco e Alexandre Meslin

Capítulo II Álgebra Booleana e Minimização Lógica

Sistemas Digitais Módulo 6 Mapas de Karnaugh

CIRCUITOS DIGITAIS COMBINACIONAIS (Unidade 3)

Circuitos Digitais EXERCICIO 2

CIRCUITOS DIGITAIS I

Aula 5. Mapas de Karnaugh. SEL Sistemas Digitais. Prof. Dr. Marcelo Andrade da Costa Vieira

Descrevendo Circuitos Lógicos (Continuação) Teoremas Booleanos. CPCX UFMS Slides: Prof. Renato F. dos Santos Adaptação: Prof. Fernando Maia da Mota

Sistemas Digitais Minimização de Funções: Mapas de Karnaugh

NOME...N.o... Nota...

Circuitos Sequenciais: Circuitos Combinacionais: SISTEMAS DIGITAIS. Módulo 2 Prof. Celso

Arquitetura de Computadores. Tiago Alves de Oliveira

SISTEMAS DIGITAIS MINIMIZAÇÃO DE FUNÇÕES BOOLEANAS

1- Observando o diagrama Ladder abaixo: a) Explique porque o botão parar precisa ser normalmente fechado e o ligar, normalmente aberto.

4. Desenhe um digrama esquemático para cada uma das funções abaixo. a.

Lógica Boolena. Aula 05. Prof. Msc. Arthur G. Bartsch

Figura 1 - Display de 7 segmentos

Organização e Arquitetura de Computadores I

Sistemas Digitais (SD) Minimização de Funções Booleanas

Sistemas Digitais / Sistemas Digitais I 3 Simplificação de funções

Circuitos Lógicos Combinacionais Capítulo 4

Eletrônica Digital Lista de Exercícios

LOGIC CIRCUITS CMOS Circuitos Lógicos CMOS

Mapas de Karnaugh Prof. Rômulo Calado Pantaleão Camara. Carga Horária: 2h/60h

Organização e Arquitetura de Computadores I

Capítulo 09: Mintermos, Maxtermos e Mapa de Karnaugh

CIRCUITOS DIGITAIS. Circuitos Combinacionais e Técnicas de Simplificação

Sistemas Digitais Módulo 5 Teoremas Lógicos, Simplificação Algébrica e Projeto de Circuitos Lógicos

Definição de circuitos melhores: São circuitos menores, mais rápidos, consomem menos energia.

6. Análise Lógica Combinacional

Postulado da complementação

Sistemas Digitais Módulo 8 Introdução aos Circuitos Aritméticos

Disciplina: Lógica Matemática Prof. Etelvira Leite

CIRCUITOS DIGITAIS. Circuitos Combinacionais e Técnicas de Simplificação

Tabela 1 - Minitermos e Maxtermos para uma função de 3 variáveis.

24/08/2010 ELETRÔNICA DIGITAL

Sistemas Digitais. 6 Funções lógicas

Eletrônica Digital para Instrumentação

ELT MAPAS DE KARNAUGH

Aula 05 Circuitos lógicos combinacionais

Projeto de Circuitos Combinacionais

Disciplina: Eletrônica Digital Aluno: Nº: Código: EL52M Turma: Prof: Gustavo B. Borba Código: Data: / /

ELETRÔNICA DIGITAL. Parte 5 Circuitos Combinacionais. Professor Dr. Michael Klug. 1 Prof. Michael

Representação de Informação. 1. Converta cada um dos seguintes números para o seu equivalente decimal: a)

ELETRÔNICA DIGITAL. Parte 5 Mapas de Karnaugh. Prof.: Michael. 1 Prof. Michael

Álgebra de Boole. Nikolas Libert. Aula 4B Eletrônica Digital ET52C Tecnologia em Automação Industrial

LABORATÓRIO DE CIRCUITOS DIGITAIS. PREPARAÇÃO 04: Circuitos Combinacionais Decodificadores

Simplificação e Mapa de Karnaugh. Sistemas digitais

Eletrônica Digital. Funções lógicas, álgebra de boole e circuitos lógicos combinacionais básicos. Professor: Francisco Ary

EXPERIÊNCIA 4 CIRCUITOS COMBINACIONAIS

Circuitos Lógicos Combinacionais. Sistemas de Informação CPCX UFMS Slides: Prof. Renato F. dos Santos Adaptação: Prof. Fernando Maia da Mota

Aula 13. Conceitos Básicos de Eletrônica Digital Circuitos Combinacionais. Prof. Dr. Dilermando Piva Jr.

1. [1 val] Converta para base 2 o número hexadecimal (base 16) B06E. Justifique.

CAPÍTULO 4 CIRCUITOS COMBINACIONAIS

Experimentos Fatoriais 2 k Fracionados

ELETRÔNICA DIGITAL Aula 4-Álgebra de Boole e Simplificações de circuitos lógicos

PONTIFÍCIA UNIVERSIDADE CATÓLICA

Breve revisão de Análise Combinatória

Teste 1 Sistemas Digitais - MEEC 2010/11 1

Ministério da Educação Secretaria de Educação Profissional e Tecnológica Instituto Federal de Educação, Ciência e Tecnologia do Rio Grande do Sul

- Eletrônica digital - Capítulo 2 Circuitos Combinacionais

Os CI são utilizados para implementar os dispositivos e os sistemas utilizados em sistemas digitais.

Arquitetura e Organização de Computadores. Álgebra Booleana

Lista de Exercícios Álgebra de Boole (ALB0001)

TOPOGRAFIA II TOPOGRAFIA II

DRAFT. Eletrônica Digital CONCURSO PETROBRAS. Questões Resolvidas

Circuitos Digitais. Conteúdo. Expressão de Saída. Produtos Canônicos. Soma de Produtos. Circuitos Lógicos Combinacionais. Simplificação de Circuitos

ELETRÔNICA DIGITAL II

Revisão: família lógica TTL

Professor: André Rabelo Curso: Engenharia da Computação Disciplina: Lógica Digital Período: 3º Data Entrega: 25/04/2012 Valor: 10 pts Objetivos:

SIMPLIFICAÇÃO GRÁFICA DE EXPRESSÕES BOOLEANAS Minitermos e Maxitermos

Álgebra Booleana e Tabelas-Verdade

INSTITUTO FEDERAL DE. BAHIA Campus Santo Amaro. Curso de Eletromecânica. Eletrônica Digital. Prof.: Elvio Prado da Silva

a)[1 val] Desenhe o esquema lógico que implementa directamente a função f (i.e., sem simplificar).

COLÉGIO DO INSTITUTO BATISTA AMERICANO PROF. ABIMAILTON PRATTI DA SILVA Rua Mariana N.º 70 Retiro Volta Redonda Telefone: (24)

PLANIFICAÇÃO FACTORIAL 2 k

SISTEMAS DIGITAIS. Exercícios. Ano Lectivo 2009/2010. Representação de Informação

Desenho e Projeto de Tubulação Industrial Nível II

OBTENÇÃO DE IMPLICANTES PRIMOS PARA FUNÇÕES BOOLEANAS ATRAVÉS DA OPERAÇÃO DE CONSENSO

Sistemas Digitais Minimização de Funções: Mapas de Karnaugh

Bacharelado em Ciência e Tecnologia 2ª Lista de Exercícios - Geometria Analítica

CAPÍTULO 1 REVISÃO DE LÓGICA COMBINACIONAL

Laboratório 1 (Trabalho sem Relatório) Semana 20 de Setembro a 24 de Setembro

CIRCUITOS SEQUENCIAIS (Unidade 5)

Questão 1 Determine a medida da mediana relativa ao lado AC do triângulo de vértices A( 2,4), B(1,1) e C(6,3).

Simplificação de expressões booleanas através dos diagramas de Veitch-Karnaugh Aprendemos até aqui, simplificação de expressões mediante a utilização

O 0 O 1 O 2 O 3 O 4 O 5 O 6 O 7

Introdução: Objetivos:

Álgebra de Boole. João Paulo Cerquinho Cajueiro 19 de agosto de 2009

Formação dos números: Aplicação da fórmula geral para o numero

Transcrição:

MINISTÉRIO DA EDUCAÇÃO SECRETARIA DE EDUCAÇÃO PROFISSIONAL E TECNOLÓGICA INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SANTA CATARINA BACHARELADO EM CIÊNCIA DA COMPUTAÇÃO DISCIPLINA: ELETRÔNICA DIGITAL MAPA DE KARNAUGH (Unidade 3)

MAPA DE KARNAUGH (Tabela Verdade Expressão Booleana) 2

Alternativa para simplificar (OTIMIZAR) o circuito lógico equivalente; O Mapa K é obtido a partir da Tabela Verdade e resulta na expressão lógica. TABELA VERDADE MAPA K EXPRESSÃO OTIMIZADA Mapa K somente apresentará a expressão mais otimizada quando for usado corretamente 3

Mapa K de Três Variáveis Entradas Saída A B C S 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Teoria da Distância de Hamming: Analisando linha por linha, a diferença de cada entrada deve ser apenas, garantindo a otimização!! A B.C 0 00 0 0 A quantidade de quadrados do Mapa K é igual a quantidade de linhas da Tabela Verdade Trocar de posição 4

Mapa K de Três Variáveis Entradas Saída A B C S 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Preencher o Mapa K conforme as linhas da Tabela Verdade com o bit A B.C 0 00 0 0 5

Mapa K de Três Variáveis Entradas Saída A B C S 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Verificar os agrupamentos (6, 8, 4, 2 ou ) lado a lado com bit. Quanto maior o agrupamento, maior a simplificação A B.C 0 00 0 0 Combinações na VERTICAL ou HORIZONTAL 6

Mapa K de Três Variáveis B.C A 0 00 0 0 ENTRADAS QUE NÃO MUDAM São ditas entradas fortes, que influenciam na lógica. ENTRADAS QUE MUDAM São ditas entradas fracas, que não influenciam na lógica. A.B B.C Solução final já simplificada: S = (A.B) (B.C) 7

Exemplo: Entradas Saída A B C S 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 B.C A 0 Possibilidade : 00 0 0 A.B A.B B.C S = (A.B) (B.C) (A.B) 8

Exemplo: Entradas Saída A B C S 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 B.C A 0 Possibilidade 2: 00 0 0 A.B A.B A.C S = (A.B) (A.C) (A.B) 9

EXERCÍCIOS (Tabela Verdade Expressão Booleana) 0

Exercício : Aplicando o Mapa K, obtenha a expressão lógica simplificada. Entradas Saída A B C S 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Possibilidade : B.C A 00 0 0 0 A.B A.B S = (A.B) (A.B)

Exercício : Aplicando o Mapa K, obtenha a expressão lógica simplificada. Entradas Saída A B C S 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 B.C A 0 Possibilidade 2: 00 0 0 A.B A.B A.C S = (A.B) (A.C) (A.B) 2

Exercício : Aplicando o Mapa K, obtenha a expressão lógica simplificada. Entradas Saída A B C S 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 B.C A 00 0 S = A Possibilidade 3: 0 0 A 3

EXERCÍCIOS 2 (Tabela Verdade Expressão Booleana) 4

Exercício 2: Aplicando o Mapa K, obtenha a expressão lógica simplificada. Entradas Saída A B C S 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Possibilidade : B.C A 00 0 0 0 A.B A.B.C S = (A.B) (A.B.C) 5

Exercício 2: Aplicando o Mapa K, obtenha a expressão lógica simplificada. Entradas Saída A B C S 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Possibilidade 2: B.C A 00 0 0 0 A.B A.C S = (A.B) (A.C) 6

EXERCÍCIOS 3 (Tabela Verdade Expressão Booleana) 7

Exercício 3: Aplicando o Mapa K de duas variáveis, obtenha a expressão lógica. Entradas Saída A B S 0 0 0 0 0 0 B A 0 0 A S = A Entradas Saída A B S 0 0 0 0 B A 0 0 S = A.B 0 0 0 8

EXERCÍCIOS 4 (Tabela Verdade Expressão Booleana) 9

A B C D S 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Mapa de Karnaugh (Mapa K) Preencher o Mapa K conforme as linhas da Tabela Verdade com o bit C.D A.B 00 0 0 00 0 0 20

C.D A.B 00 0 0 00 0 A.C.D A.C.D 0 A.B.C.D S = (A.B.C.D)+(A.C.D)+(A.C.D) 2

EXERCÍCIOS 5 (Tabela Verdade Expressão Booleana) 22

A B C D S 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Mapa de Karnaugh (Mapa K) Preencher o Mapa K conforme as linhas da Tabela Verdade com o bit C.D A.B 00 0 0 00 0 0 23

C.D A.B 00 0 0 00 A.B.D 0 0 S = (A.B.D)+(A.B.D) A.B.D 24

EXERCÍCIO COMPLEMENTAR Considerando os exercícios anteriores, monte o circuito lógico equivalente em um software de sua escolha (Logic Circuit). Feito isso, verifique se a expressão obtida pelo Mapa K realmente corresponde ao comportamento expresso pela Tabela Verdade de cada exercício. Para um mesmo exercício, utilize diferentes formas de agrupamentos. Cada tipo de agrupamento resultará em um circuito lógico específico. Simule cada uma deles e verifique se os mesmos possuem um comportamento idêntico. 25

Até a Próxima Aula!! 26