Aula 05 Circuitos lógicos combinacionais

Transcrição

1 ELT 054 (LAB) Turmas D1/D2 D3/D4 1º. Sem 2012 Aula 05 Circuitos lógicos combinacionais Objetivo 1. Resolver/simular problemas combinacionais simples usando portas lógicas Introdução Na eletrônica digital (veja resumo nos anexos A e B), as variáveis assumem apenas dois estados lógicos possíveis. Por exemplo, uma chave pode estar ligada ou desligada, certa tensão pode ser 5 V ou 0 V, etc. Para formalizar o tratamento de expressões lógicas, os estados são denominados 1 (um, alto ou verdadeiro) e outro 0 (zero, baixo, ou falso). Problemas lógicos são abordados da seguinte forma: 1) Monta-se, inicialmente, uma tabela verdade com todas as condições possíveis das entradas e saídas; 2) Em seguida, as condições verdadeiras de cada saída são representadas por uma expressão lógica; 3) A expressão lógica é simplificada. Para até 3 ou 4 variáveis lógicas, a simplificação é relativamente simples através da álgebra booleana (Anexo B). Para expressões com mais variáveis, utilizam-se outros métodos (mapas de Karnaugh). 4) Finalmente, a expressão é implementada num circuito lógico usando portas de alguma família de circuitos integrados (74xx, CD 4000, etc). Eletricamente, as famílias diferem em fatores como tensões de alimentação, velocidade de propagação e potência dissipada. Os circuitos integrados das famílias lógicas oferecem, além das portas básicas com números de entradas variados, funções mais sofisticadas como: a) Decodificadores (binário 7 segmentos, binário decimal, etc.); b) Multiplexadores (seletor de dados) e demultiplexadores (distribuidor de dados); c) Somadores; d) Contadores e registradores de deslocamento. Parte prática Simulação 1 (alarme simples). Considere o seguinte enunciado para o alarme de um carro com duas portas (Fig 1): a buzina deve ser acionada quando uma das portas for aberta, desde que uma chave geral esteja ligada. 1) Complete a tabela verdade abaixo considerando B = buzina (1 = ligada, 0 = desligada), M = porta do motorista (0 = fechada, 1 = aberta), P = porta do passageiro (0 = fechada, 1 = aberta), G = chave geral (1 = ligada, 0 = desligada). 2) Obtenha a expressão lógica para a saída B e o circuito lógico correspondente.

2 ELT 054 (LAB) Aula 05: Circuitos lógicos combinacionais 2/5 Fig. 1. Esquema do alarme. As entradas M e P fornecem 5V ao circuito lógico quando as portas abrem (e 0V, caso contrário) e G fornece 5V quando ligada. O circuito lógico processa as entradas e a saída B dispara uma buzina, como indicado. APENAS O CIRCUITO LÓGICO SERÁ SIMULADO. 3) Edite o circuito lógico para a saída B usando componentes da família 74HCT. Orientações para a simulação estão na Fig. 2, onde apenas uma parte do circuito a ser simulado está desenhada. Não esqueça da diretiva.include 74hct.lib e insira um label nas saídas. 4) Comprove o funcionamento do circuito para duas condições da tabela (G = P = M = 0 e G = P = M = 1). Para cada um dos dois casos, ligue as entradas (G, P, M) às linhas de 5V ( 1 ) ou 0V ( 0 ) e rode a simulação. 5) Com a álgebra booleana, simplifique a expressão obtida no item 2; repita os itens 3-4. Fique atento à propriedade da absorção (Anexo B). Resultados/discussão/questões: 1) Diagramas esquemáticos com os circuitos lógicos (original e simplificado). 2) Na Fig. 1, o que é U1 e para que ele serve? 3) Na Fig. 1, qual a corrente de base no transistor Q1? Fig. 2. Simulação de circuitos digitais no LTspice. Incluir a diretiva.include 74hct.lib. Os níveis 1 e 0 são fornecidos pela bateria V1. O simulador exige que as saídas não estejam flutuantes (inserir um label, como s na saída de U4). Simulação 2 (decodificador Binário-decimal simplificado). A figura 3 mostra uma tabela reduzida para um decodificador binário-7 segmentos. Modelos comerciais (74xx47 ou CD 4511) têm 4 bits de entrada (ABCD) e outras recursos. Resultados (com discussões) e questões 1) Complete a tabela da Fig. 3;

3 ELT 054 (LAB) Aula 05: Circuitos lógicos combinacionais 3/5 Fig. 3. Decodificador binário-7 segmentos. A tabela (incompleta) considera apenas 2 bits (A e B) 2) Obtenha a expressão lógica para cada saída (a, b, c, d, e, f, g) e simplifique a respectiva expressão. Você precisará da propriedade da absorção (Anexo B). Veja se há saídas com o mesmo comportamento lógico. 3) Manipule as expressões de forma que possam ser implementadas apenas com portas NAND. Por exemplo, a expressão Y = X + Y pode ser transformada (usando a dupla negação, De Morgan e a tautologia) em abaixo: Y = X + Y = X + Y = X Y, como ilustrado 5) Edite o circuito com as funções obtidas no item anterior e simule. Para verificar o funcionamento, automatize as combinações das entradas como sugerido na Fig. 4, que apresenta a lógica do segmento a. Ao contrário de outros simuladores, o LTspice não dispõe de saída gráfica para um display de 7 segmentos. Dados: Geradores de pulsos que simulam uma contagem binária : V1 = PULSE ( n 1n 1 2) e V2 = PULSE ( n 1n 2 4). Veja o significado dos parâmetros no LTSpice. Tempo de simulação = 4s Para anexar painéis nas figuras de formas de onda: [mouse da direita sobre o gráfico add plot pane]. Para alterar a espessura das linhas nos gráficos: [tools control panel waveforms plot data with thick lines]. A B a Fig. 4. Esquema para a simulação do decodificador da Fig. 3. A implementação usa apenas portas NAND. A lógica do segmento a está indicada. V1 e V2 geram pulsos 1Hz e 2 Hz, respectivamente.

4 ELT 054 (LAB) Aula 05: Circuitos lógicos combinacionais 4/5 ANEXO A Fonte: Eletrônica Digital 1 Capítulo 2 Funções e portas lógicas Centro Federal de Educação Tecnológica de Santa Catarina Unidade São José (Apostila) pág. 9.

5 ELT 054 (LAB) Aula 05: Circuitos lógicos combinacionais 5/5 ANEXO B Propriedades da Álgebra Booleana