2ª Lista de Exercícios

Transcrição

1 UNIVERSIDADE FEDERAL FLUMINENSE Escola de Engenharia Departamento de Telecomunicações TET Técnicas Digitais II Prof. João Marcos Meirelles da Silva 2ª Lista de Exercícios Referência para a Lista de Exercícios: Livro Sistemas Digitais - Princípios e Aplicações - Tocci, Widmer e Moss - 10ª/11ª. edição 1) Um decodificador BCD-7 Segmentos aciona um display conforme mostrado na Figura 1. Se as formas de onda mostradas são aplicadas conforme indicado, determine a sequência de dígitos que serão apresentados no display. Figura 1: Decodificador BCD-7 Segmentos. 2) O somador completo visto na Figura 2 é testado para todas as condições de entrada utilizando-se as formas de onda apresentadas. A partir da observação das formas de onda e Cout, responda: a. A operação do somador é adequada? b. Em caso negativo, qual o defeito mais provável? Figura 2: Circuito digital em teste.

2 3) As formas de onda da entrada de dados (D3 a D0) e as formas de o nda para as linhas de seleção (S1 e S0) são mostradas na Figura 3 e aplicadas ao multiplexador. Determine a forma de onda na saída Y. 4) Implemente um circuito digital combinacional utilizando apenas portas lógicas do tipo NAND para a função Booleana f(a,b) = A.B + A+B. 5) Em um trecho de um determinado programa em linguagem C, um desenvolvedor amador implementou o código abaixo. Mostre para o desenvolvedor que, utilizando mapas de Karnaugh, o mesmo trecho de código pode ser reescrito de uma forma mais simples. Reescreva este código. /* && equivale a E e equivale a OU */... If (sensora == 1 && sensorb == 0 && sensorc == 1) (sensora == 0 && sensorb == 1 && sensorc == 1) (sensora == 0 && sensorb == = 0 && sensorc == 1) (sensora == 0 && sensorb == 0 && sensorc == 0) (sensora == 1 && sensorb == 0 && sensorc == 0) { printf( \nencontrei uma condição de teste verdadeira ); c = getchar(); }... 6) Na linguagem VHDL, a implementação de um bloco funcional é usualmente descrita através da declaração de duas estruturas conforme mostrado abaixo. Explique a função de cada uma delas. ENTITY entity_name IS PORT(input and outpu definitions) END entity_name; Figura 3. Multiplexador 4 x 1.

3 ARCHITECTURE arch_name OF entity_name IS - Component declaration - Signal declaration BEGIN - Component instatiation(s) - Other statements END arch_name; 7) É possível utilizarmos um multiplexador para implementarmos qualquer função booleana. A Figura 4 apresenta o multiplexador 74LS151. As linhas de seleção são enumeradas como S 2 S 1 S 0, e as linhas de entrada como I 7 I 6 I 5 I 4 I 3 I 2 I 1 I0. Desenhe as ligações das entradas ao barramento de dois fios (+5V e DGND) de forma a implementar a seguinte expressão booleana: Figura 4: Multiplexador 74LS151 como circuito digital combinacional genérico. 8) As formas de onda apresentadas na Figura 5 são aplicadas às respectivas entradas do circuito. Sabendo-se que os decodificadores BCD-7 segmentos deixam apenas o segmento g em nível lógico ALTO para entradas inválidas: a. Diga qual a sequência numérica que irá aparecer no display superior. b. Diga qual a sequência numérica que irá aparecer no display inferior.

4 Figura 5: Circuito digital e formas de onda aplicadas na entrada. 9) Dado o circuito lógico mostrado na Figura 6, apresente a forma de onda na saída Y em função das formas de onda apresentadas. Figura 6: Multiplexador 4 x 1. 10) Dada a expressão booleana representada por 0,1 2,5,7,8,9,10,13,15: a. Apresente uma expressão booleana mínima na forma de soma-dede produto-de- produtos (SDP) b. Apresente uma expressão booleana mínima na forma somas (PDS) c. A partir da forma mínima para a SDP, desenhe o circuito lógico com o menor número possível de portas lógicas.

5 11) Projete um circuito combinacional multiplicador binário (sem sinal) de dois bits conforme mostrado na figura 7. a. Apresente a tabela verdade; b. Apresente os mapas de Karnaugh e as expressões lógicas simplificadas; c. Desenhe o diagrama completo do circuito. Figura 7: Circuito multiplicador de 2 números de 2 bits. 12) Em uma determinada máquina de fotocópia, 4 chaves (SW1, SW2, SW3 e SW4) estão posicionadas em diversos pontos ao longo da trajetória do papel dentro da máquina. Cada chave é do tipo normalmente aberta e, quando o papel passa sobre a chave, ela é fechada. É impossível o fechamento simultâneo das chaves SW1 e SW4. Projete um circuito lógico combinacional que gere uma saída em nível alto sempre que duas ou mais chaves estiverem fechadas ao mesmo tempo, indicando atolamento de papel. 13) Dadas as formas de onda na Figura 8 e sabendo-se que as saídas S1 e S2 pertencem a um único circuito combinacional cujas entradas são A, B e C, projete o circuito utilizando-se o menor número de portas lógicas possível. Figura 8: Formas de onda das entradas e saídas do circuito.

6 14) Dado o circuito abaixo na Figura 9 e as formas de onda apresentadas, desenhe as formas de onda nos pontos X e Y. Figura 9: Circuito digital combinacional e formas de onda.