Sistemas Digitais Unidade Lógica e Aritmética - ULA

Transcrição

1 Sistemas Digitais Unidade Lógica e Aritmética - ULA Referência Bibliográfica: Contemporary Logic Design Katz & Borriello Logic and Computer Design Fundamentals Mano & Kime Embedded System Design Vahid & Givargis Sistemas Digitais Tocci e Widmer Adaptações de josé artur quilici-gonzalez

2 Sumário Introdução Parte (Bit Slice) de uma ALU Genérica Abordagem Alternativa para Projetar ALUs Descrição VHDL de uma ALU ALU 74x8

3 Introdução Uma Unidade Lógica e Aritmética, ou ALU, ou ULA, é uma rede combinacional, que implementa uma função de suas entradas com base em operações lógicas ou aritméticas ALUs constituem o elemento central dos computadores e da maioria dos sistemas digitais Nesta aula, vamos aprender como projetar partes desse sistema Contemporary Logic Design Katz e Borriello

4 S Parte (Bit Slice) de uma ALU Genérica Operações Lógicas e Aritméticas M =, Logical Bitwise Operations S Function Fi = Ai Fi = not Ai Fi = Ai xor Bi Fi = Ai xnor Bi M =, C =, Arithmetic Operations F = A F = not A F = A plus B F = (not A) plus B Comment Input Ai transferred to output Complement of Ai transferred to output Compute OR of Ai, Bi Compute NOR of Ai, Bi Input A passed to output Complement of A passed to output Sum of A and B Sum of B and complement of A S S M M = Modo Lógico M = Modo Aritmético A ALU F B C M =, C =, Arithmetic Operations F = A plus F = (not A) plus F = A plus B plus F = (not A) plus B plus Increment A Twos complement of A Increment sum of A and B B minus A Nem todas operações parecem úteis, mas resultado da lógica interna Contemporary Logic Design Katz e Borriello

5 Minimização Tradicional em Dois Níveis Na abordagem tradicional, a Tabela da Verdade da ALU é colocada num programa chamado SIS e minimizada com o comando espresso O resultado para este exemplo foi 23 SOP (Soma de Produtos) (de dois níveis) Contemporary Logic Design Katz e Borriello M S S Ci Ai Bi Fi Ci+.i 6 (6 entradas).o 2 (2 saídas).ilb m s s ci ai bi.ob fi co.p e SIS Ferramenta para Síntese Lógica (U. de Berkeley) report/main/node.html

6 Minimização Multinível.model alu.espresso.inputs m s s ci ai bi.outputs fi co.names m ci co [3] [33] [35] fi names m ci [3] [33] co names s ai [3].names m s bi [33].names s bi [35] - -.end \S \Bi M S Bi S Ai [35] [33] [3] Ci [33] [3] [33] M Ci [3] 2 Portas Lógicas M Ci \Co Ci [3] [33] \Co [3] [35] \Co \[3] \[35] A implementação multinível produz uma considerável redução no número de portas lógicas utilizadas Co Fi Contemporary Logic Design Katz e Borriello

7 Minimização Multinível Implementação multinível minuciosamente reelaborada para máxima simplificação S = bloqueia Bi Isto ocorre para operações que envolvem apenas Ai S A Bi S Ai M A2 Ci O mesmo se aplica para Ci quando M = A Adição (Ai xor Bi) ocorre quando M = Ci, Bi passam para as ORs 2, 3 2 S =, passa A S =, passa A A3 A4 Modo Aritmético (M=): O 3 O Vai-Um na porta OR (O) é Ai Ci + Bi (Ai xor Ci) Ci + 8 Portas Lógicas (porém 3 OR) Fi Contemporary Logic Design Katz e Borriello Modo Lógico (M=): ORs em cascata formam a saída a partir de Ai e Bi

8 ALU Genérica de n-bits O componente básico de um circuito aritmético é o somador paralelo, que é construído por vários somadores completos de bit ligados em cascata Logic and Computer Design Fundamentals Mano e Kime

9 Diagrama de Blocos do Circuito Aritmético Nesta configuração, as n entradas B do somador paralelo são controladas pelas linhas de seleção S e S A entrada C in (Vem_Um) é colocada na posição Least-Significant-Bit, enquanto que a saída C out (Vai_Um), na posição Most-Significant-Bit Desta forma, a entrada Y do somador pode receber além das entradas B, o complemento destas entradas, um conjunto de s ou s etc. Logic and Computer Design Fundamentals Mano e Kime

10 Tabela de Funções do Circuito Aritmético A tabela acima mostra as possíveis operações aritméticas obtidas com a ajuda das linhas de seleção S e S Se as entradas provenientes de B forem ignoradas, a entrada Y recebe s e a saída G simplesmente reproduz o valor das entradas A, desde que C in = (G = A + + C in ) Se o complemento de B for aplicado em Y, e C in =, obtém-se a subtração aritmética G = A B, ou seja, A é somado com o complemento de 2 de B (G = A + B + ) Logic and Computer Design Fundamentals Mano e Kime

11 Tabela da Verdade do Circuito Aritmético A lógica de entrada de B (B input logic) pode ser obtida com n MUes 4x (,,, ) ou, com menos portas, através de uma simplificação usando Mapas de Karnaugh Colocando-se numa Tabela da Verdade as entradas S, S e B i (um bit de B apenas), tendo como saída Y i, a equação booleana simplificada de Y i pode ser facilmente obtida como uma SOP (Soma de Produtos) de suas entradas Logic and Computer Design Fundamentals Mano e Kime

12 Diagrama Lógico do Circuito Aritmético A figura mostra o diagrama lógico de um circuito aritmético para n = 4 Os quatro somadores completos (FA Full-Adder) constituem o somador paralelo Logic and Computer Design Fundamentals Mano e Kime

13 Um Estágio do Circuito Lógico Microoperações lógicas manipulam os bits dos operandos considerando cada bit em um registrador como uma variável binária, desta forma realizando operações bit a bit A partir das quatro operações lógicas disponíveis nas entradas do MU 4x, é possível obter outras operações lógicas Para um circuito lógico de n bits, este diagrama precisa ser repetido n vezes Logic and Computer Design Fundamentals Mano e Kime

14 Um Estágio da ALU A ALU é construída combinando-se o circuito aritmético com o lógico, sendo as entradas de seleção S e S comum aos dois circuitos, com S 2 decidindo sobre o modo de operação, aritmético (S 2 = ) ou lógico (S 2 = ) Para uma ALU de n bits, este diagrama precisa ser repetido n vezes Logic and Computer Design Fundamentals Mano e Kime

15 Tabela de Funções da ALU A ALU do exemplo oferece oito operações aritméticas e quatro lógicas, selecionadas através de S2, S, S e Cin (durante as operações lógicas, Cin não tem nenhum efeito sobre o resultado, podendo seu valor ser ou ) Logic and Computer Design Fundamentals Mano e Kime

16 VHDL Comportamental de uma ALU library IEEE; use IEEE.STD_LOGIC_64.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity ALU is port ( A : in STD_LOGIC_VECTOR ( downto ); B : in STD_LOGIC_VECTOR ( downto ); S : in STD_LOGIC_VECTOR (2 downto ); F : out STD_LOGIC_VECTOR ( downto )); end ALU; architecture Behavioral of ALU is begin process(a, B, S) begin case S is when "" => F <= ""; when "" => F <= (NOT A) + B + ""; when "" => F <= (NOT B) + A + ""; when "" => F <= A + B; when "" => F <= A OR B; when "" => F <= A OR B; when "" => F <= A AND B; when "" => F <= ""; when others => null; end case; end process; end Behavioral; Uma ALU pode facilmente ser especificada no nível comportamental com a cláusula case expressão is when opções => comando end case ou S2 S S F (NOT A)+B+ (NOT B)+A+ A+B A OR B A OR B A AND B with expressão select nome <= comando when opções Logic and Computer Design Fundamentals Mano e Kime

17 Diagrama Esquemático ilinx da ALU Síntese da ALU especificada sobre a ferramenta ISE da ilinx

18 Exemplo Prático: ALU 74HC8 As entradas e saídas da 74x8 são normalmente ativas em LOW, mas esta ALU pode ser utilizada com suas entradas e saídas ativas em HIGH (fazendo operações complementares)

19 Operandos ativos em HIGH e LOW na 74HC8 A pinagem da 74x8 tanto para o operação com suas entradas e saídas ativas em HIGH ou LOW é a mesma, mas os conjuntos de operações lógicas e aritméticas são distintos As entradas (A 3 -A e B 3 -B ) e as saídas (F 3 -F ) são para quatro bits. Quando M=, são selecionadas através de S 3 -S as operações lógicas, cujos resultados dependem apenas das entradas A i e B i, sendo C n (Vem_Um) e C n+4 (Vai_Um) ignorados Quando M=, são selecionadas as operações aritméticas e o Vem_Um se propaga entre os estágios

20 Diagrama Lógico da ALU 74HC8