- SISTEMAS DIGITAIS II

Transcrição

1 FEI NE a PROVA - SISTEMAS DIGITAIS II 04/06/2006 Turma A Duração 80min Prova sem consulta - Permitido o uso de calculadora Interpretação faz parte da prova. Nome...Nota... N.o N.o Sequencial 1.a Questão : (Valor 2,5) O gráfico do ADC a seguir de aproximações sucessivas, digitaliza um sinal analógico cuja freqüência é de 500Hz e a tensão de fundo de escala é 10,23V. Pede-se : a) O número de bits do conversor ADC.(0,5) b) O valor da conversão realizada pelo gráfico de V AX.(1,0) c) O valor da freqüência aplicada ao conversor, sabendo-se que a frequencia de amostragem (Nyquist) é a mínima.(1,0). O gráfico de V AX o t 0 t 1 t 2 t 3 t 4 t 5 t 6 t 7 t 8 t 9 t 10 t 11 t 12 a) n = 10 bits. b) N = ( ) = V = 10mV.545 = 5,45V. c) f AMOST = 2 f SINAL = 1.000Hz e f CONV = N. f AMOST = 10.1KHz = 10KHz.

2 2.a Questão : (Valor 2,5) Um computador aplica através de um DAC uma rotação máxima de rpm em um motor. Deseja-se produzir rotações no motor com um desvio máximo de 0,5 rpm da rotação desejada. Sabendose o erro de fundo de escala produzido é de ± 0,2 rpm. Pede-se : a) O número mínimo de bits do DAC.(1,0) b) A resolução mínima do DAC.(1,0) c) Para a rotação desejada de 200 rpm, qual a rotação efetiva.(0,5) a) A.F.S K desvio erro, onde desvio = ± 0,5rpm e erro = ± 0,2rpm => K 2 n -1 2 n / 0,8 = 1250 => n = 11 bits. b) K = 1.000/2.047 = 0,4885 rpm. c) E.D. = 200/ = 409,41 => E.D. = 409. Rotação efetiva = ,4885 = 199,79 rpm, sem erro. Com erro 199,79 0,2 = 199,59 rpm.

3 3.a Questão : (Valor 2,5) Para o sistema seqüencial síncrono sensível à borda de subida, as entradas X e Y e saída Z descrevem o comportamento apresentado pelo diagrama de estados a seguir. Pede-se : a) As equações de estados e saída.(0,5) b) A tabela de estados e saída.(1,0) c) A implementação usando ROM e capacidade mínima de memória.(1,0) S 0 Y/Z X /Z X/Z S 1 S 2 X/Z Y /Z Q Q 0 0 S 0 S 2 1 S 1 S 3 Y /Z Y/Z S 3 X /Z Obs.: A entrada Reset serve para inicializar o sistema em S 0. Vamos considerar o reset por hardware, resetando os F/Fs D s a memória do sistema e portanto não colocar esta entrada na tabela de estados. Estado F/F X Y X Y XY XY X Y /Z X Y/Z XY /Z XY/Z Atual Q 1 Q S S S S b) S 0 = S 3 X S 1 = S 0 X + S 1 Y. S 2 = S 0 X + S 2 Y. S 3 = S 1 Y + S 2 Y + S 3 X. Z = S 1 Y + S 2 Y + S 3 X. c) C = 16 x 3 bits. Q 1 Q 0 X Y Q 1 Q 0 Z End. Cont A B C D E F 0

4 4.a Questão : (Valor 2,5) Determinar pelas variáveis de seleção do decodificador de endereços. a) A faixa de endereço de memória de cada saída do decodificador.(1,0) b) O total do banco de memória e a sua configuração.(1,0). c) As equações da PAL conforme a seleção do decodificador.(0,5) A 14 B = MSB A 13 A 15 A 12 DECOD. B A CS C000H- CFFFH D000H- DFFFH E000H- EFFFH F000H- FFFFH O 0 O 1 O 2 O 3 a) Faixa de endereços => A 15 = A 14 = 1 => 11XX, onde XX = 00(C) 01(D) 10(E) a 11(F). Endereço comum = A = 2 12 = 4K, onde variam de 000H a FFFH. A faixa varia conforme na saída do decodificador. b) 4 memórias de 4K = 16K Configuração Vide aulas.(dúvidas na sala). Desenho de 4 memórias endereços comuns A A 0, saída nbits comuns a todos e 04 CS, onde são interligados no decodificador acima. c) A PAL, será : O 0 = (A 15 A 14 A 13 A 12 ). O 1 = (A 15 A 14 A 13 A 12 ). O 2 = (A 15 A 14 A 13 A 12 ). O 3 = (A 15 A 14 A 13 A 12 ).

5 FEI NE a PROVA - SISTEMAS DIGITAIS II 04/06/2006 Turma B Duração 80min Prova sem consulta - Permitido o uso de calculadora Interpretação faz parte da prova. Nome...Nota... N.o N.o Sequencial 1.a Questão : (Valor 2,5) O gráfico do ADC a seguir de aproximações sucessivas, digitaliza um sinal analógico cuja freqüência é de 1.000Hz e a tensão de fundo de escala é 10,23V. Pede-se : a) O número de bits do conversor ADC.(0,5) b) O valor da conversão realizada pelo gráfico de V AX.(1,0) c) O valor da freqüência aplicada ao conversor, sabendo-se que a frequencia de amostragem (Nyquist) é a mínima.(1,0). O gráfico de V AX o t 0 t 1 t 2 t 3 t 4 t 5 t 6 t 7 t 8 t 9 t 10 t 11 t 12 a) n = 10 bits. b) N = ( ) = V = 10mV.545 = 5,45V. c) f AMOST = 2 f SINAL = 2.000Hz e f CONV = N. f AMOST = 20.1KHz = 20KHz.

6 2.a Questão : (Valor 2,5) Um computador aplica através de um DAC uma rotação máxima de rpm em um motor. Deseja-se produzir rotações no motor com um desvio máximo de 0,5 rpm da rotação desejada. Sabendose o erro de fundo de escala produzido é de ± 0,2 rpm. Pede-se : a) O número mínimo de bits do DAC.(1,0) b) A resolução mínima do DAC.(1,0) c) Para a rotação desejada de 200 rpm, qual a rotação efetiva.(0,5) a) A.F.S K desvio erro, onde desvio = ± 0,5rpm e erro = ± 0,2rpm => K 2 n -1 2 n / 0,8 = 2500 => n = 12 bits. b) K = 2.000/4.095 = 0,4884 rpm. c) E.D. = 200/ = 409,5 => E.D. = 409. Rotação efetiva = ,4884 = 199,75 rpm, sem erro. Com erro 199,75 0,2 = 199,55 rpm.

7 3.a Questão : (Valor 2,5) Para o sistema seqüencial síncrono sensível à borda de subida, as entradas X e Y e saída Z descrevem o comportamento apresentado pelo diagrama de estados a seguir. Pede-se : a) As equações de estados e saída.(0,5) b) A tabela de estados e saída.(1,0) c) A implementação usando ROM e capacidade mínima de memória.(1,0) S 0 Y /Z X/Z X /Z S 1 S 2 X /Z Y/Z Q Q 0 0 S 0 S 3 1 S 1 S 2 Y/Z Y /Z S 3 X/Z Obs.: A entrada Reset serve para inicializar o sistema em S 0. Vamos considerar o reset por hardware, resetando os F/Fs D s a memória do sistema e portanto não colocar esta entrada na tabela de estados. Estado F/F X Y X Y XY XY X Y /Z X Y/Z XY /Z XY/Z Atual Q 1 Q S S S S b) S 0 = S 3 X S 1 = S 0 X + S 1 Y. S 2 = S 0 X + S 2 Y. S 3 = S 1 Y + S 2 Y + S 3 X. Z = S 1 Y + S 2 Y + S 3 X. c) C = 16 x 3 bits. Q 1 Q 0 X Y Q 1 Q 0 Z End. Cont A B C D E F 6

8 4.a Questão : (Valor 2,5) Determinar pelas variáveis de seleção do decodificador de endereços. a) A faixa de endereço de memória de cada saída do decodificador.(1,0) b) O total do banco de memória e a sua configuração.(1,0). c) As equações da PAL conforme a seleção do decodificador.(0,5) A 14 B = MSB A 13 A 15 A 12 DECOD. B A CS 4000H- 4FFFH 5000H- 5FFFH 6000H- 6FFFH 7000H- 7FFFH O 0 O 1 O 2 O 3 a) Faixa de endereços => A 15 = 0 e A 14 = 1 => 01XX, onde XX = 00(4) 01(5) 10(6) a 11(7). Endereço comum = A = 2 12 = 4K, onde variam de 000H a FFFH. A faixa varia conforme na saída do decodificador. b) 4 memórias de 4K = 16K Configuração Vide aulas.(dúvidas na sala). Desenho de 4 memórias endereços comuns A A 0, saída nbits comuns a todos e 04 CS, onde são interligados no decodificador acima. c) A PAL, será : O 0 = (A 15 A 14 A 13 A 12 ). O 1 = (A 15 A 14 A 13 A 12 ). O 2 = (A 15 A 14 A 13 A 12 ). O 3 = (A 15 A 14 A 13 A 12 ).