Introdução à arquitectura de microprocessadores. Estilo de projecto (1) Estilo de projecto (2) Registos de uso geral
|
|
- Regina Filipe Galindo
- 6 Há anos
- Visualizações:
Transcrição
1 Introdução à arquitectura de microprocessadores Organização: Projecto de uma arquitectura elementar O microprocessador P-LOGO Implementação do P-LOGO em PALASM A microprogramação e o P-LOGO Introdução à arquitectura de microprocessadores - Estilo de projecto () Existem essencialmente duas abordagens para a geração dos sinais de relógio para os FF: Sinais de relógio Relógio bloqueáveis (gated clocks) Um sinal de relógio A para todos os FF Relógio (free-running clocks) Introdução à arquitectura de microprocessadores Habilita Habilita mux : A Relógio Habilita Relógio_x Saída adquire ovalordea Relógio Habilita Saída mantém o valor actual Saída adquire? Saída adquire ovalordea Estilo de projecto () Apesar de ser possível evitar a ocorrência de impulsos extemporâneos nos sinais de relógio bloqueáveis, optaremos pela aplicação de um único sinal de relógio a todos os FF: Maior simplicidade do projecto e análise, nomeadamente no domínio temporal Maior simplicidade do teste e do projecto para a testabilidade Registos de uso geral Actualizam as saídas de forma cadenciada com um sinal de relógio Andar genérico: mux : ados[i] Carr_reg Andar genérico para leitura / escrita: Carr_reg mux : Reg[i] Abre_reg Reg[ ados[ Introdução à arquitectura de microprocessadores - Introdução à arquitectura de microprocessadores - 4
2 Contador ascendente Outros tipos de contadores À excepção dos dois bits menos significativos, um contador ascendente pode ser construído com base na seguinte andar genérico: Ascendente com carga paralela: Reg[] Reg[] Reg[i-] ados[i] mux Controlo Reg[i] Controlo ados EX-OR Reg[] Reg[] Reg[i-] mux : Incr_reg Reg[i] Bidireccional com carga paralela: Reg[] Reg[] ados[i] mux Sequência de contagem binária ascendente em 4 bits () (4) (8) () () (5) (9) () () (6) () (4) () (7) () (5) Reg[i-] Controlo Reg[i] Introdução à arquitectura de microprocessadores - 5 Introdução à arquitectura de microprocessadores - 6 Outros blocos Com base nas estruturas apresentadas poderíamos facilmente construir outros blocos: Um registo multi-função, apto a suportar instruções do tipo L, INCR e ECR (uantas entradas seriam necessárias no mux que precede o FF? Seria esta a forma mais eficiente para implementar estas instruções?) O registo de programa (PC, Program Counter) - que tipo de contador, de entre os apresentados anteriormente, melhor se adequa para implementar o PC? Introdução à arquitectura de microprocessadores - 7 A unidade de descodificação e controlo Esta unidade é implementada como uma máquina de estados, pelos processos conhecidos: (opcode) (est. actual) (est. seguinte) (sinais de controlo internos) IR[] IR[] Incr_PC Carr_R Incr_R () Instrução L R,#VAL Código da instrução eoutras indicações Instrução INCR R X X X X X X X X X X X X Introdução à arquitectura de microprocessadores - 8 (estado actual) (FF ) Bloco combinatório (estado seguinte) Saídas para o exterior (sinais de controlo para os vários blocos)
3 A unidade de descodificação e controlo microprogramada Na alternativa microprogramada (em vez de hardwired), a funcionalidade deste bloco é definida pelo conteúdo da µmemória: (e não pela interligação entre portas lógicas elementares) Introdução à arquitectura de microprocessadores - 9 Código da instrução (bitsmaissignificativos do endereço na µ memória) Contador ascendente (bits menos significativos do endereço na µ memória) µ mem Saídas para o exterior (sinais de controlo interno para os vários blocos) O microprocessador P- LOGO O P-LOGO permite-nos analisar em detalhe o desenvolvimento de um pequeno microprocessador Neste exemplo, estaremos interessados em: Implementar um conjunto de instruções que correspondam aos comandos LOGO mais comuns ispor de entradas e saídas de uso genérico Introdução à arquitectura de microprocessadores - Motor C Motor C Roda motriz P-LOGO Roda motriz Saídas Entradas Roda que gira livremente As instruções do P-LOGO Existem quatro grupos principais de instruções: Movimento Comentários FRONT <val> eslocar para a frente (<val> unidades) BACK <val> eslocar para trás (<val> unidades) LEFT <val> Rodar à esquerda (<val> unidades) RIGHT <val> Rodar à direita (<val> unidades) Controlo de saídas Comentários SETOUTi Coloca a saída i (i=..) em RSTOUTi Coloca a saída i (i=..) em Saltos Comentários JPINi <addr> Salta para o endereço <addr> se a entrada INi estiver em JP <addr> Salta para a o endereço <addr> Geral Comentários HALT Pára a execução do programa Atribuição de códigos de instrução Grupos de instruções / opcodes: Movimento (FRONT, BACK, LEFT e RIGHT): XX Saídas em (SETOUT,,SETOUT): XX Saídas em (RSTOUT,,RSTOUT): XX Saltos condicionais (JPIN,,JPIN): XX Salto não condicional (JP): Paragem (HALT): Introdução à arquitectura de microprocessadores - Introdução à arquitectura de microprocessadores -
4 Arquitectura do P-LOGO () Arquitectura do P-LOGO () IN[..] [..7] escodificação e controlo de execução das instruções Introdução à arquitectura de microprocessadores - A[..7] IR PC CNT Carr_PC Incr_PC Carr_CNT ecr_cnt Código de instrução New_val Bit_id [,] Update Fim de contagem (cnt_zero) OUT[..] Sinais de controlo para todos os blocos (, Carr_PC, Incr_PC, Carr_CNT, ecr_cnt, New_val, Bit_id [,], Update) L_front, L_back, R_front, R_back (para o controlo dos motores) Notas: Cinco bits bastam para o IR Para simplificar a implementação, assumiremos que o PC tem apenas oito bits (que implicações é que isto tem?) O comando dos motores C é feito da seguinte forma: Parado Agirar Agirar Parado L_front L_back L_front L_back Introdução à arquitectura de microprocessadores L_front L_back + - L_front L_back L_front L_back ecomposição das instruções Considerando a instrução FRONT <val>, teremos as seguintes etapas elementares: Carregar o IR Incrementar o PC Carregar o contador interno com <val> Enquanto o contador for maior que, decrementar o contador e manter activos os sinais L_front e R_front Incrementar o PC e passar à instrução seguinte Introdução à arquitectura de microprocessadores - 5 iagrama de transição de estados para cada instrução Para a instrução, FRONT <val>, porque é que o diagrama de estados apresentado não serve? Incr_PC Carr_CNT Cnt_zer Est. Est. Est. Est.? ª ª ª 4ª tempo Introdução à arquitectura de microprocessadores - 6 (representam-se para todos os sinais os atrasos devidos aostemposdepropagação) CNT é carregado e ocorre a transição paraoestadoseguinteao(qual?) PC é incrementado (coloca <val> no barramentodedados) IR é carregado com o opcode de FRONT / Incr_PC 4 Carr_CNT / L_front, R_front, ecr_cnt Incr_PC
5 Instruções de movimento Instruções de controlo das saídas, salto e paragem Incr_PC Carr_CNT BACK Incr_PC Carr_CNT RIGHT Controlo das saídas: (SETOUTi, RSTOUTi) Bit_id[,]=i, New_val, Update, Incr_PC Bit_id[,]=i, Update, Incr_PC / Incr_PC, ecr_cnt / L_front, R_front, 4 ecr_cnt Incr_PC Carr_CNT / Incr_PC, ecr_cnt / L_back, R_front, 4 ecr_cnt Incr_PC Carr_CNT Salto (JPINi, JP): Incr_PC /IN[i] IN[i] Incr_PC Carr_PC Incr_PC Carr_PC FRONT / Incr_PC, ecr_cnt / L_back, R_back, 4 ecr_cnt LEFT / Incr_PC, ecr_cnt / L_front, R_back, 4 ecr_cnt Paragem (HALT): Introdução à arquitectura de microprocessadores - 7 Introdução à arquitectura de microprocessadores - 8 Implementação do P-LOGO em PALASM Etapas principais: Codificação dos vários blocos da arquitectura apresentada em PALASM Verificação funcional por simulação lógica Programação e colocação em funcionamento uestões principais: ual o dispositivo a seleccionar? Como implementar a unidade de descodificação e controlo? Introdução à arquitectura de microprocessadores - 9 Complexidade da unidade de descodificação e controlo Número máximo de estados por instrução: 5 (torna necessário pelo menos FF para a codificação de estado) Entradas internas: (proveniente do contador) +5 (provenientes do registo de instrução) + (provenientes dos FF que codificam o estado actual) Entradas externas: 4 (das entradas IN[]) Saídas internas: 9 (, Carr_PC, Incr_PC, Carr_CNT, ecr_cnt, New_val, Bit_id[,] e Update) + (para os FF que codificam o estado actual) Saídas externas: 4 (controlo dos motores) Introdução à arquitectura de microprocessadores -
6 Secção declarativa ;PALASM esign escription ; eclaration Segment TITLE LOGO.PS PATTERN Micro LOGO para as T/P de Microprocessadores REVISION ; como a mas com os diagramas todos corrigidos AUTHOR JMF COMPANY FEUP/EEC ATE Outubro 997 CHIP Micro MACH PIN 65 CLOCK ; CLOCK INPUT PIN? RESET ; INPUT - INTERNAL RESET NOE GLOBAL PIN? ST[..] REGISTERE ; ESTAO PIN? [..7] ; INPUT - ATA BUS Introdução à arquitectura de microprocessadores - A unidade de descodificação e controlo () ; State Segment STATE MEALY_MACHINE START_UP := POWER_UP -> ZERO ;STATE ASSIGNEMENT ZERO = /ST[]*/ST[]*/ST[] ONE = /ST[]*/ST[]* ST[] TWO = /ST[]* ST[]*/ST[] THREE = /ST[]* ST[]* ST[] FOUR = ST[]*/ST[]*/ST[] ; TRANSITION EUATIONS ZERO := VCC -> ONE ONE := FRONT -> TWO + BACK -> TWO + LEFT -> TWO Introdução à arquitectura de microprocessadores - (Transição de estados) A unidade de descodificação e controlo () ;OUTPUT EUATIONS ZERO.OUTF = VCC -> CARR_IR*/INCR_PC*/CARR_PC*/ECR_CNT*/CARR_CNT */L_FRONT*/L_BACK*/R_FRONT*/R_BACK */NEW_VAL*/BIT_I[]*/BIT_I[]*/UPATE ONE.OUTF = FRONT -> /CARR_IR* INCR_PC*/CARR_PC*/ECR_CNT*/CARR_CNT */L_FRONT*/L_BACK*/R_FRONT*/R_BACK CONITIONS ; IR[..4]= FRONT <VAL> FRONT = /IR[4]*/IR[]*/IR[]*/IR[]*/IR[] FRONTA = /IR[4]*/IR[]*/IR[]*/IR[]*/IR[]*/CNT_ZERO FRONTB = /IR[4]*/IR[]*/IR[]*/IR[]*/IR[]* CNT_ZERO Introdução ao Projecto com Sistemas igitais e Microcontroladores Introdução à arquitectura de microprocessadores - (Equações das saídas) (Condições) Registo de instrução iagrama lógico: escrição em PALASM: Introdução à arquitectura de microprocessadores - 4 mux : [i] ; Equations Segment EUATIONS GLOBAL.RSTF = RESET IR[..4] := [..4]*CARR_IR + IR[..4]*/CARR_IR IR[i
7 Registo de programa (PC) Contador interno iagrama lógico: PC[] PC[] PC[i-] [i] mux, Incr_PC, Carr_PC PC[i] iagrama lógico CNT[] CNT[] CNT[i-] [i] mux ecr_cnt, Carr_CNT, CNT[i] escrição em PALASM escrição em PALASM PC[] := PC[]*/INCR_PC*/CARR_PC + PC[]* INCR_PC* CARR_PC + []*/INCR_PC* CARR_PC + /PC[]* INCR_PC*/CARR_PC PC[] := PC[]*/INCR_PC*/CARR_PC + PC[]* INCR_PC* CARR_PC + []*/INCR_PC* CARR_PC + (PC[] :+: PC[])* INCR_PC*/CARR_PC PC[] := PC[]*/INCR_PC*/CARR_PC + PC[]* INCR_PC* CARR_PC + []*/INCR_PC* CARR_PC + (PC[] :+: (PC[]* PC[]))* INCR_PC*/CARR_PC Introdução à arquitectura de microprocessadores - 5 CNT[]:= CNT[]*/ECR_CNT*/CARR_CNT + CNT[]* ECR_CNT* CARR_CNT + []*/ECR_CNT* CARR_CNT + /CNT[]* ECR_CNT*/CARR_CNT CNT[]:= CNT[]*/ECR_CNT*/CARR_CNT + CNT[]* ECR_CNT* CARR_CNT + []*/ECR_CNT* CARR_CNT + (CNT[] :+: /CNT[])* ECR_CNT*/CARR_CNT Introdução à arquitectura de microprocessadores - 6 Saídas de uso genérico Verificação do projecto Update Bit_id[,] iagrama lógico: escrição PALASM: New_value OUT[] := UPATE*/BIT_I[]*/BIT_I[]* NEW_VAL + /(UPATE*/BIT_I[]*/BIT_I[])*OUT[] OUT[] := UPATE*/BIT_I[]* BIT_I[]* NEW_VAL + /(UPATE*/BIT_I[]* BIT_I[])*OUT[] OUT[] := UPATE* BIT_I[]*/BIT_I[]* NEW_VAL + /(UPATE* BIT_I[]*/BIT_I[])*OUT[] OUT[] := UPATE* BIT_I[]* BIT_I[]* NEW_VAL + /(UPATE* BIT_I[]* BIT_I[])*OUT[] mux : OUT[] Secção de simulação (FRONT 7): ; Simulation Segment SIMULATION TRACE_ON CLOCK CARR_IR INCR_PC CARR_CNT ECR_CNT CNT_ZERO L_FRONT R_FRONT OUT[] SETF RESET SETF /RESET ; coloca no barramento de dados o codigo da instrucao FRONT 7 SETF /[] /[] /[] /[] /[4] /[5] /[6] /[7] CLOCKF CLOCK ; prepara a carga do operando (7) para o contador SETF [] [] [] FOR I:= TO O BEGIN CLOCKF CLOCK EN Introdução à arquitectura de microprocessadores - 7 Introdução ao Projecto com Sistemas igitais e Microcontroladores Introdução à arquitectura de microprocessadores - 8
8 Resultados da simulação FRONT 7 e SETOUT: Introdução à arquitectura de microprocessadores - 9 Implementação sobre uma MACH Introdução à arquitectura de microprocessadores - R_BACK PC[5] R_FRONT. L_BACK PC[6] L_FRONT. OUT[].-----'--'--'--'--'--o-----'--'--'--' PC[7] 7 9 OUT[] PC[] 8 G V 8 OUT[] PC[4] 9 n c 7 OUT[] RESET d c 6 [] 5 EFAULT_ Gnd MACH- 4 Gnd [] [4] IN[] 4 V G [] [7] 5 c n [6] 6 c d IN[] ' ' [5] ' IN[] ' [] PC[] IN[] PC[] PC[] Uso dos recursos internos da MACH O P-LOGO microprogramado *** evice Resource Checks [..7] A[..7] OUT[..] Available Used Remaining Clocks: Pins: 8 8 -> 78% I/O Macro: 6 6 Total Macro: Product Terms: > 84% MACH-PL Resource Checks OK! () > INFORMATION F5 - evice Utilization... *: 8 % Introdução à arquitectura de microprocessadores - IN[..] escodificação e controlo de execução das instruções IR PC CNT Carr_PC Incr_PC Introdução à arquitectura de microprocessadores - Carr_CNT ecr_cnt Código da instrução (bitsmaissignificativos do endereço na µ memória) New_val Bit_id [,] Update Código de instrução Fim de contagem (cnt_zero) Saídas para o exterior (sinais de controlo interno para os vários Sinais de Contador controlo ascendente para todos os blocos (, Carr_PC, Incr_PC, blocos) Carr_CNT, (bits ecr_cnt, menos significativos New_val, Bit_id [,], Update) do endereço na µ memória) L_front, L_back, R_front, R_back (para o controlo dos motores) µ memória
9 Banco da µmemóriaparaa instrução FRONT <val> Endereço (bin.) (5 bits mais significativos impostos pelo IR[4:]) Carr_CNT Incr_PC Update Carr_PC ecr_cnt Introdução à arquitectura de microprocessadores - Bit_id[] Bit_id[] New_value L_front R_back L_back R_front Endereço (hex.) H H H H 4H 5H 6H 7H 8H Instrução FRONT <val> Nova instrução Unidade de descodificação e controlo µprogramada Código da instrução (IR[..]) (bits de µ endereço mais significativos) Cond. A Cond. B Cond. C Cond. Cond. E Codificador Incr Carr Contador Introdução à arquitectura de microprocessadores - 4 µ memória Novo endereço (para saltar) (bits de µ endereço menos significativos) escodificador Sinais de controlo efinição das µinstruções para o P-LOGO escrição Inop... Nenhum sinal de controlo no estado activo... Carrega IR com o código de nova instrução Carr_PC... Carrega PC com um novo endereço Incr_PC... Incrementa o PC Carr_CNT... Carrega o CNT com o novo <val> ecr_cnt&l_front&r_front... eslocamento para a frente ecr_cnt&l_back&r_back... eslocamento para a trás ecr_cnt&l_back&r_front... Rotação à esquerda ecr_cnt&l_front&r_back... Rotação à direita Bit_id[,]=&New_value&Update&Incr_PC... Coloca OUT[] em Bit_id[,]=&New_value&Update&Incr_PC... Coloca OUT[] em Bit_id[,]=&New_value&Update&Incr_PC... Coloca OUT[] em Bit_id[,]=&New_value&Update&Incr_PC... Coloca OUT[] em Bit_id[,]=&Update&Incr_PC... Coloca OUT[] em Bit_id[,]=&Update&Incr_PC... Coloca OUT[] em Bit_id[,]=&Update&Incr_PC... Coloca OUT[] em Bit_id[,]=&Update&Incr_PC... Coloca OUT[] em Introdução à arquitectura de microprocessadores - 5 Implementação µmicroprogramada do P-LOGO Código da instrução (IR[4:]) (bits de µ end[7:]) IN[] IN[] IN[] IN[] Codificador Incr Carr MF[:] Contador (bits de µ end[:]) Introdução à arquitectura de microprocessadores - 6 µ memória Novo endereço (para saltar) bits bits bits, Carr_PC, Incr_PC, Carr_CNT, ecr_cnt, Bit_id[,], New_value, Update, L_front, L_back, R_front, R_back
10 Modos de funcionamento Codificador IN[] para o codificador Incr IN[] Como proceder para manter o µendereço actual? MF[] MF[] MF[] Incr Carr Modo de funcionamento para o contador Incrementa o endereço actual Carrega o novo endereço /CNT_ZERO CNT_ZERO Carrega se CNT_ZERO, senão incrementa CNT_ZERO /CNT_ZERO Carrega se /CNT_ZERO, senão incrementa /IN[] IN[] Carrega se IN[], senão incrementa /IN[] IN[] Carrega se IN[], senão incrementa /IN[] IN[] Carrega se IN[], senão incrementa /IN[] IN[] Carrega se IN[], senão incrementa Introdução à arquitectura de microprocessadores - 7 IN[] IN[] Carr MF[:] Conteúdo da posição 4H da µmemória para FRONT Código da instrução (IR[4:]) = FRONT µ memória (bits de µ end[7:] = ) Novo endereço (4H, já que bits_ µ end[7:] = ) Codificador Contador IN[] Incr = IN[] Carr = / IN[] IN[] (bits de µ end[:] = ) MF[:] = Endereço actual: 4H (bits_ µ end[7:] = ) Introdução à arquitectura de microprocessadores - 8 Sinais de controlo, da esquerda para a direita:, Incr_PC, Carr_PC, ecr_cnt, Carr_CNT, Update, Bit_id[,], New_value, L_front, L_back, R_front, R_back Conteúdo da posição 5H... Código da instrução (IR[4:]) = FRONT (bits de µ end[7:] = ) µ memória Novo endereço (H, já que bits_ µ end[7:] = ) Codificador Contador IN[] Incr = IN[] IN[] Carr = IN[] (bits de µ end[:] = ) MF[:] = Endereço actual: 5H (bits_ µ end[7:] = ) Introdução à arquitectura de microprocessadores - 9 Sinais de controlo, da esquerda para a direita:, Incr_PC, Carr_PC, ecr_cnt, Carr_CNT, Update, Bit_id[,], New_value, L_front, L_back, R_front, R_back Tabela para o descodificador de µinstruções µinstrução... Código de µinstrução (µir[4:]) Inop Carr_PC... Incr_PC... Carr_CNT... ecr_cnt&l_front&r_front... ecr_cnt&l_back&r_back... ecr_cnt&l_back&r_front... ecr_cnt&l_front&r_back... Bit_id[,]=&New_value&Update&Incr_PC... Bit_id[,]=&New_value&Update&Incr_PC... Bit_id[,]=&New_value&Update&Incr_PC... Bit_id[,]=&New_value&Update&Incr_PC... Bit_id[,]=&Update&Incr_PC... Bit_id[,]=&Update&Incr_PC... Bit_id[,]=&Update&Incr_PC... Bit_id[,]=&Update&Incr_PC... Introdução à arquitectura de microprocessadores - 4
11 Conteúdo da posição 4H da µmem com descodificador Código da instrução (IR[4:]) = FRONT µ memória (bits de µ end[7:] = ) Novo endereço (4H, já que bits_ µ end[7:] = ) Codificador Contador IN[] Incr = IN[] Carr = / IN[] IN[] (bits de µ end[:] = ) Conteúdo da posição 5H (com descodificador) Código da instrução (IR[4:]) = FRONT (bits de µ end[7:] = ) µ memória Novo endereço (H, já que bits_ µ end[7:] = ) Codificador Contador IN[] Incr = IN[] IN[] Carr = IN[] (bits de µ end[:] = ) MF[:] = Endereço actual: 4H (bits_ µ end[7:] = ) Introdução à arquitectura de microprocessadores - 4 escodificador ecr_cnt = L_front = R_front = Todososrestantes sinais de controlo em MF[:] = Endereço actual: 5H (bits_ µ end[7:] = ) Introdução à arquitectura de microprocessadores - 4 escodificador Todosossinais de controlo em Conclusão Objectivo principal do capítulo: Consolidar as noções básicas da arquitectura de uma unidade de processamento central e apresentar o conceito de microprocessador Pistas para a continuação do estudo: Microprocessadores de oito bits Arquitecturas mais avançadas (> 6 bits) Introdução à arquitectura de microprocessadores - 4
Dispositivos lógicos programáveis (DLP) Princípio de funcionamento dos DLP. DLPs: Extensão para circuitos sequenciais
Dispositivos lógicos programáveis (DLP) Organização: Princípio de funcionamento dos DLP Arquitectura de um componente típico: A 22V Metodologia de projecto com o PALASM A aplicação PALASM Um dado electrónico
Leia maisCircuitos Sequenciais Escola Naval - Dep. Armas e Electrónica v
CIRCUITOS SEQUENCIAIS ESTRUTURA GERAL Varáveis de entrada Variáveis de saída Variáveis de estado Circ. combinatório Memória Circuito Combinatório Memória Actual Seguinte CIRCUITOS SEQUENCIAIS Exemplo :
Leia maisArquitectura de Computadores LEEC/MEEC (2006/07 2º Sem.)
Arquitectura de Computadores LEEC/MEEC (2006/07 2º Sem.) Nuno Cavaco Gomes Horta Universidade Técnica de Lisboa / Instituto Superior Técnico Sumário Introdução Unidade de Processamento Conjunto de Instruções
Leia maisEngenharia Electrotécnica 1º Semestre 2003/2004 Microelectrónica
Engenharia Electrotécnica 1º Semestre 2003/2004 Microelectrónica PAL (Programmable Array Logic) Trabalho realizado por: Jorge Viegas n.º 9800408 PAL Programmable Array Logic Uma PAL é um dispositivo lógico
Leia maisSistemas Digitais (SD)
Sistemas Digitais (SD) Máquinas de Estado Microprogramadas: Circuitos de Controlo, Transferência e Processamento de Dados Entradas de controlo Saídas de controlo Unidade de controlo Palavra de controlo
Leia maisSistemas Digitais Registos. João Paulo Carvalho
Sistemas Digitais Registos João Paulo arvalho Registos Um FF permite memorizar um bit. Um Registo é um circuito que permite memorizar um conjunto de bits. registo permite tratar esse conjunto de bits como
Leia maisSISTEMAS DIGITAIS (SD)
SISTEMAS DIGITAIS (SD) MEEC Acetatos das Aulas Teóricas Versão 4.0 - Português Aula N o 23: Título: Sumário: Máquinas de Estado Microprogramadas: Endereçamento Expĺıcito/Impĺıcito Projecto de máquinas
Leia maisArquitectura de Computadores LEEC/MEEC (2006/07 2º Sem.)
LEEC/MEEC (2006/07 2º Sem.) Nuno Cavaco Gomes Horta Universidade Técnica de Lisboa / Instituto Superior Técnico Sumário Introdução Unidade de Controlo Conjunto de Instruções Unidade Central de Processamento
Leia maisArquitectura de Computadores
Nuno Cavaco Gomes Horta Universidade Técnica de Lisboa / Instituto Superior Técnico Sumário Introdução Unidade de Processamento Unidade de Controlo Conjunto de Instruções (CPU) Unidade de Entrada/Saída
Leia maisMicroprocessadores MICROPROCESSADORES. Unidade de Processamento. Sumário
MICROPROCESSADORES Nuno Cavaco Gomes Horta Universidade Técnica de Lisboa / Instituto Superior Técnico Sumário Introdução Unidade de Controlo Conjunto de Instruções Unidade Central de Processamento (CPU)
Leia maisOrganização de Computadores
Organização de Computadores Aula 28 Operação da Unidade de Controle Rodrigo Hausen 17 de novembro de 2011 http://cuco.pro.br/ach2034 1/44 Apresentação 1. Bases Teóricas 2. Organização de computadores...
Leia maisEEC2104 Microprocessadores
EEC2104 Microprocessadores Edição 2005/2006 Arquitectura de um microprocessador básico (Qual o hardware necessário para executar instruções e poder chamar subrotinas?) Uso da memória Guardar instruções
Leia maisTodo processador é constituído de circuitos capazes de realizar algumas operações primitivas:
Todo processador é constituído de circuitos capazes de realizar algumas operações primitivas: Somar e subtrair Mover um dado de um local de armazenamento para outro Transferir um dado para um dispositivo
Leia mais7. Hardware programável sequencial PAL sequencial Construção sequence present ATF750C
7. Hardware programável sequencial... 7-2 7.1 PAL sequencial... 7-2 7.2 Construção sequence present... 7-4 7.3 A750C... 7-5 7. HARDWARE PROGRAMÁVEL SEQUENCIAL Como anteriormente podemos observar na estrutura
Leia maisContadores. Contador assíncrono
V. 9523 ontadores Um contador é um circuito sequencial que conta... em binário, decimal ou segundo outras sequências podem ser assíncronos ou síncronos (máquinas de estados) plicações contar coisas...
Leia maisCircuitos sequenciais síncronos
Circuitos sequenciais síncronos Considerações gerais Modelos de Mealy e de Moore Projecto de circuitos sequenciais síncronos Usando lógica discreta Usando ROMs 2 1 Um contador ou um registo como os que
Leia maisCircuitos sequenciais Adaptado dos transparentes das autoras do livro The Essentials of Computer Organization and Architecture
Capítulo 3 Circuitos sequenciais Adaptado dos transparentes das autoras do livro The Essentials of Computer Organization and Architecture Objectivos Conhecer alguns dos principais circuitos digitais sequenciais
Leia maisRegistradores. Circuitos Lógicos. DCC-IM/UFRJ Prof. Gabriel P. Silva
Registradores Circuitos Lógicos DCC-IM/UFRJ Prof. Gabriel P. Silva 2 Registradores Conjunto de elementos de memória (flip-flops ou latches) utilizados para armazenar n bits. Utilizam um único sinal de
Leia maisContadores ( Counters )
ontadores ( ounters ) ircuitos sequenciais que : não dependem de entradas externas (para além do relógio); seguem uma sequência de estados pré-definida (ciclo do contador = nº de estados). plicações ontagem
Leia maisX Y Z A B C D
29) A seguinte tabela verdade corresponde a um circuito combinatório de três entradas e quatro saídas. Obtenha a tabela de programação para o circuito em um PAL e faça um diagrama semelhante ao apresentado
Leia maisIntrodução da memória de programa
Introdução da memória de programa clock dados load_ir instrução IR CE 1xx 001 0 emória RO endereco Contém instruções (2 bytes) Q enable Contador de Programa (PC) inc_pc Unidade de Controlo OPR B FLGS R
Leia maisLaboratório 6 (Trabalho com Relatório) Semana 25 de Outubro a 29 de Outubro
Laboratório 6 (Trabalho com Relatório) Semana 25 de Outubro a 29 de Outubro Realização de módulo somador-subtractor. Utilização de ambiente Xilinx WebPack de edição de esquemáticos e simulação. Realização
Leia maisSistemas Digitais (SD)
Sistemas Digitais (SD) Síntese de Circuitos Sequenciais: Minimização do Número de Estados S1 S2 S3 S4 S5 S6 S1-S3 S2-S4 S1-S5 S3-S5 S2-S6 S4-S6 S0 S1 S2 S3 S4 S5 Aula Anterior Na aula anterior: Definição
Leia maisA utilização de elementos de memória como as ROM s permitem realizar a implementção de circuitos combinatórios: ROM Dados = OUT S
Sequenciadores A utilização de elementos de memória como as ROM s permitem realizar a implementção de circuitos combinatórios: Endereços = IN S ROM Dados = OUT S Se num circuito sequêncial as saídas são
Leia maisA) A C + A B D + A B C D B) A B + A B D + A B C D C) A C + A C D + A B C D D) A C + A B D + A B C D
luno nº: Nome: LEI-T, LER, LEE Sistemas igitais 2º Exame - 9 de Fevereiro de 212 uração: 2h3. Identifique todas as folhas. Responda a cada pergunta no quadrado à direita ou deixe em branco. ada resposta
Leia maisSistemas Digitais (SD) Contadores
Sistemas Digitais (SD) Contadores Aula Anterior Na aula anterior: Registos Registos simples Banco de registos Registos de deslocamento Registos multimodo 2 Planeamento SEMANA TEÓRICA TEÓRICA 2 PROBLEMAS/LABORATÓRIO
Leia maisTrabalho Prático Nº3 Porta Paralela
Trabalho Prático Nº3 Porta Paralela 1. OBJECTIVOS - Utilização da porta paralela como porto genérico de Entrada e Saída. 2. INTRODUÇÃO A porta paralela é um meio frequentemente utilizado para efectuar
Leia maisPROGRAMAÇÃO DE PERCURSOS PARA UM
PROGRAMAÇÃO DE PERCURSOS PARA UM CARRO CONTROLADO POR MOTORES DC Especificação do trabalho integrador para a avaliação distribuída da edição de 2003 / 04 da disciplina EEC2104 (Microprocessadores) Resumo
Leia maisENGC40 - Eletrônica Digital
ENGC40 - Eletrônica Digital 1 a Lista de Exercícios Prof. Paulo Farias 1 de setembro de 2011 1. A Figura 1 mostra um circuito multiplicador que recebe dois números binários x 1 x 0 e y 1 y 0 e gera a saída
Leia maisO Computador Neander Neander - Computador Hipotético Didático
Neander - Computador Hipotético Didático [Weber 2001] Fundamentos de Arquitetura de Computadores. Raul Weber - Ed. Sagra. Site - ftp://ftp.inf.ufrgs.br/pub/inf107/ Arquitetura: características gerais Largura
Leia maisSISTEMAS DIGITAIS MEMÓRIAS E CIRCUITOS DE LÓGICA PROGRAMÁVEL
MEMÓRIAS E CIRCUITOS DE LÓGICA PROGRAMÁVEL Sistemas Digitais MEMÓRIAS -! SUMÁRIO:! MEMÓRIAS INTEGRADAS! RAMs! ROMs! LÓGICA PROGRAMÁVEL! PROMs! PLAs! PALs! FPGAs! IMPLEMENTAÇÃO DE MÁQUINAS DE ESTADO UTILIZANDO
Leia maisUniversidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação Aula 7-T 2. Máquinas Sequencias Síncronas. Estudo de Caso:
Leia maisWilliam Stallings Organização de computadores digitais. Capítulo 14 Operação da Unidade de Controle
William Stallings Organização de computadores digitais Capítulo 14 Operação da Unidade de Controle Microoperações o A execução de um programa em um computador se faz através: o do ciclo de Busca e Execução.
Leia mais9. Hardware programável sequencial
9. Hardware programável sequencial... 9-2 9. HARDWARE PROGRAMÁVEL SEQUENCIAL Como anteriormente podemos observar na estrutura PAL descrita no capítulo 5, a saída da função que é posta disponível num pino
Leia maisPROJECTO DE UM SISTEMA DE FECHADURA ELECTRÓNICA
TRABALHO DE LABORATÓRIO V PROJECTO DE UM SISTEMA DE FECHADURA ELECTRÓNICA 1. INTRODUÇÃO Pretende-se com este trabalho que os alunos projectem um sistema de fechadura electrónica. Este trabalho é considerado
Leia maisProcessador: Conceitos Básicos e Componentes
Processador: Conceitos Básicos e Componentes Cristina Boeres Instituto de Computação (UFF) Fundamentos de Arquiteturas de Computadores Material baseado nos slides de Fernanda Passos Cristina Boeres (IC/UFF)
Leia maisDepartamento de Sistemas de Computação - SSC. Sistemas Digitais. 2 o Semestre Projeto CPU. Data da apresentação: 26/27 de outubro
UNIVERSIDADE DE SÃO PAULO Instituto de Ciências Matemáticas e de Computação Departamento de Sistemas de Computação - SSC Sistemas Digitais 2 o Semestre Projeto CPU Data da apresentação: 26/27 de outubro
Leia maisESTRUTURA E FUNCIONAMENTO DO COMPUTADOR
ESTRUTURA E FUNCIONAMENTO DO COMPUTADOR Prof. Filippo Valiante Filho http://prof.valiante.info Estrutura do Computador Computador CPU (Central Processing Unit) Sistema de Armazenamento (Memórias) Sistema
Leia maisSSC510 Arquitetura de Computadores 1ª AULA
SSC510 Arquitetura de Computadores 1ª AULA REVISÃO DE ORGANIZAÇÃO DE COMPUTADORES Arquitetura X Organização Arquitetura - Atributos de um Sistema Computacional como visto pelo programador, isto é a estrutura
Leia maisDepartamento de Sistemas de Computação - SSC. SSC-110 Elementos de lógica digital I SSC-111 Laboratório de elementos de lógica digital I.
UNIVERSIDADE DE SÃO PAULO Instituto de Ciências Matemáticas e de Computação Departamento de Sistemas de Computação - SSC SSC-110 Elementos de lógica digital I SSC-111 Laboratório de elementos de lógica
Leia maisCircuitos sequenciais elementares
Circuitos sequenciais elementares João Canas Ferreira Arquitectura de Computadores FEUP/LEIC Contém figuras de Computer Organization and esign,. Patterson & J. Hennessey, 3ª. ed., MKP ópicos Sistemas sequenciais
Leia maisDisciplina de Organização de Computadores I
USP - ICMC - SSC SSC 0610 - Eng. Comp. - 2o. Semestre 2010 Disciplina de Prof. Fernando Santos Osório Email: fosorio [at] { icmc. usp. br, gmail. com } Página Pessoal: http://www.icmc.usp.br/~fosorio/
Leia maisCPU. Funções: Componentes: Processamento; Controle. UC (Unidade de Controle); Registradores; ALU s, FPU s etc. Arquitetura de Computadores 3
CPU CPU Funções: Processamento; Controle Componentes: UC (Unidade de Controle); Registradores; ALU s, FPU s etc. Arquitetura de Computadores 3 Processador A função de um computador é executar tarefas
Leia maisSistemas Digitais (SD) Máquinas de Estado Microprogramadas: Circuito de Dados e Circuito de Controlo
Sistemas Digitais (SD) Máquinas de Estado Microprogramadas: Circuito de Dados e Circuito de Controlo Aula Anterior Na aula anterior: Memórias: Circuitos e tecnologias de memória: o RAM: Estática Dinâmica
Leia maisSímbolos e abreviaturas utilizadas na descrição das instruções
Símbolos e abreviaturas utilizadas na descrição das instruções acumulador registo A addr endereço de 16 bits data quantidade de 8 bits data 16 quantidade de 16 bits byte 2 segundo byte da instrução byte
Leia maisO COMPUTADOR POR DENTRO
1 2 SISTEMAS DE INFORMAÇÃO O COMPUTADOR POR DENTRO Ensino Recorrente 3 4 O CPU constitui o orgão central do computador. As suas características determinam, em grande medida, a performance global do sistema.
Leia maisSistemas Digitais Circuitos Combinatórios Típicos
Sistemas Digitais Circuitos Combinatórios Típicos João Paulo Baptista de Carvalho (Prof. Auxiliar do IST) joao.carvalho@inesc.pt Descodificadores Um descodificador é um circuito combinatório que permite,
Leia maisSISTEMAS DIGITAIS II Enunciados de Laboratório
SISTEMAS DIGITAIS II Enunciados de Laboratório Prof. José Sousa 2003/2004 JS/04 0 Sumário Trabalho - Memórias RAM... 2 Trabalho 2 - Memórias EPROM... 3 Trabalho 3 - Circuitos Sequenciais Síncronos Realização
Leia maisARQUITECTURA DE COMPUTADORES
ARQUITECTURA DE COMPUTADORES 3º Trabalho de Laboratório Unidade de Controlo Microprogramada Objectivo: Pretende-se que os alunos compreendam a metodologia usada na implementação, programação e teste de
Leia maisA representação de sistemas digitais. Circuitos combinatórios. Equações algébricas. Tabelas de verdade. Organização: Formas básicas de representação:
ircuitos combinatórios Organização: ormas básicas de representação Síntese por mapas de Karnaugh Projectos com blocos SSI / MSI nálise e teste ircuitos combinatórios - representação de sistemas digitais
Leia maisHardware. 5- Faça o fluxograma para efectuar o debounced de uma tecla por temporização(20ms). Implemente uma rotina para a leitura da tecla.
1- Na ligação de Microprocessadores a periféricos são utilizados, básicamente dois métodos, I/O-polling e I/O-interrupt. Quais as vantagens e desvantages de cada método, exemplifique. 2- Qual a diferença
Leia mais2. A influência do tamanho da palavra
PROCESSAMENTO 1. Introdução O processador é o componente vital do sistema de computação, responsável pela realização das operações de processamento (os cálculos matemáticos etc.) e de controle, durante
Leia maisFundamentos de Microprocessadores ENGENHARIA ELECTROTÉCNICA
Fundamentos de Microprocessadores ENGENHARIA ELECTROTÉCNICA 2º Semestre 205/206 FUNDAMENTOS DE MICROPROCESSADORES (XX-04-206 DIA/NOITE) DUNA=DIGITO UNIDADES DO NÚMERO DE ALUNO ª FREQUÊNCIA - TIPO Grupo
Leia maisTópicos Avançados em Sistemas Computacionais: Infraestrutura de Hardware Aula 06
Tópicos Avançados em Sistemas Computacionais: Infraestrutura de Hardware Aula 06 Prof. Max Santana Rolemberg Farias max.santana@univasf.edu.br Colegiado de Engenharia de Computação COMO UM PROGRAMA ESCRITO
Leia maisTrabalho prático de Sistemas Digitais
Trabalho prático de Sistemas Digitais (2016/17) Implementar o sistema de controlo de um elevador simples, de acordo com as especificações abaixo. Tem 4 botões de entradas: o andar desejado para mover 0
Leia maisNOTAS DE AULA NE7720 SISTEMAS DIGITAIS - II AULA
AULA 17 - Nível de Transferência entre Registradores RTL. Livro texto, pág.242 a 276 e apostila de fluxo de dados. 1. Introdução:.Continuação projeto RTL. Exemplo 5.2: Medidor de distância baseado em raio
Leia maisBarramentos: interface e temporização
Barramentos: interface e temporização Os barramentos (endereços, dados, controlo) são o meio de comunicação entre o microcontrolador e o exterior A nossa análise deste assunto incidirá sobre dois tipos
Leia maisArquitetura de Um Processador III
Arquitetura de Um Processador III José Costa Introdução à Arquitetura de Computadores Departamento de Engenharia Informática (DEI) Instituto Superior Técnico 2013-11-15 José Costa (DEI/IST) Arquitetura
Leia maisComo todos os 1 s estão resolvidos pelos implicantes primos essenciais não é necessário considerar mais nenhum implicante primo.
Exame Sistemas igitais - MEE 8/9. [,5 val] onverta (justificando) o número () para: a) Hexadecimal b) ecimal c) {{{ = 5(6) 5 9 = + + + + + = 5 + 8+ 6 + 6 + + = 75 7 () 6 75 7 5 ( ) = {{{ ( ). [,5 val]
Leia maisOrganização e Arquitetura de Computadores I
Universidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de Computadores I Circuitos Lógicos Sequenciais (Parte
Leia mais18/10/2010. Unidade de Controle Controle. UC Microprogramada
Arquitetura de Computadores Unidade de Controle Controle Microprogramado Prof. Marcos Ribeiro Quinet de Andrade Universidade Federal Fluminense - UFF Pólo Universitário de Rio das Ostras - PURO UC Microprogramada
Leia maisProcessador. Processador
Departamento de Ciência da Computação - UFF Processador Processador Prof. Prof.Marcos MarcosGuerine Guerine mguerine@ic.uff.br mguerine@ic.uff.br 1 Processador Organização básica de um computador: 2 Processador
Leia maisSEL-433 APLICAÇÕES DE MICROPROCESSADORES I
SEL 433 APLICAÇÕES DE MICROPROCESSADORES I SEL-433 APLICAÇÕES DE MICROPROCESSADORES I Apresentação do curso Critério de avaliação Média final = 0.8 * MP + 0.2 * ME onde MP = (P1 + P2) / 2 e ME = Notas
Leia maisIntrodução aos Microcontroladores PIC
Introdução aos Microcontroladores PIC 1ª parte João M. P. Cardoso Universidade do Algarve Microcontroladores PIC Empresa: Microchip Technology Inc. Várias famílias PIC12XX, PIC16XX, PIC17XX, PIC18XX Linha
Leia maisArquitetura de computadores
Arquitetura de computadores Arquitetura de Microprocessadores Curso Profissional de Técnico de Gestão e Programação de Sistemas O Computador Hardware Unidades Funcionais de um Sistema Informático Dispositivos
Leia mais2.4 Processadores Micro-instruções Desvios Desvios Condicionais Instruções e Programação em Assembler
Aula Expositiva 4 2.4 Processadores 2.4.1 Micro-instruções 2.4.2 Desvios 2.4.3 Desvios Condicionais 2.4.4 Instruções e Programação em Assembler DCC 001 Programação de Computadores 2 o Semestre de 2011
Leia maisDispositivos Lógicos Programáveis
1 Dispositivos Lógicos Programáveis Princípio de funcionamento Ambiente de desenvolvimento 2 Dispositivos Lógicos Programáveis Introdução Estruturas hardware programáveis PROM PLA PAL (GAL) CUPL linguagem
Leia maisSistemas Digitais (SD) Lógica Programável
Sistemas Digitais (SD) Lógica Programável Aula Anterior n Na aula anterior: u Circuitos de controlo, transferência e processamento de dados u Exemplo de uma arquitectura simples de um processador 2 Planeamento
Leia mais2º TESTE (Questões 5, 6, 7, 8 e 9)... 1h30m EXAME (Questões 1 a 9)... 2h30m
SISTEMS DIGITIS 4-5 9 de Janeiro de 5, 5: EXME ntes de iniciar a prova, tenha em atenção o seguinte: i. O enunciado da prova inclui páginas. ii. O teste contempla as perguntas 5, 6, 7, 8 e 9 e tem a duração
Leia maisArquitetura de Computadores - Controle Microprogramado. por Helcio Wagner da Silva
Arquitetura de Computadores - Controle Microprogramado por Helcio Wagner da Silva Introdução Projeto baseado em HW para a Unidade de Controle Difícil Lógica relativamente complexa para seqüenciamento e
Leia maisCircuitos sequenciais elementares
Circuitos sequenciais elementares João Canas Ferreira Arquitectura de Computadores FEUP/LEIC Contém figuras de Computer Organization and esign,. Patterson & J. Hennessey, 3 a. ed., MKP Tópicos Sistemas
Leia maisSISTEMAS DIGITAIS (SD)
SISTEMAS DIGITAIS (SD) MEEC Acetatos das Aulas Teóricas Versão 3.0 - Português Aula N o 21: Título: Sumário: Memórias Circuitos e tecnologias de memória (RAM estática e dinâmica, ROM); Planos de memória;
Leia mais14/3/2016. Prof. Evandro L. L. Rodrigues
SEL 433 APLICAÇÕES DE MICROPROCESSADORES I SEL-433 APLICAÇÕES DE MICROPROCESSADORES I Prof. Evandro L. L. Rodrigues Tópicos do curso Conceitos básicos - Aplicações e utilizações dos microcontroladores
Leia maisSISTEMAS DIGITAIS 4º Trabalho de Laboratório Contadores e Registos
Itituto Superior Técnico - Universidade Técnica de Lisboa SISTEMAS DIGITAIS 4º Trabalho de Laboratório Contadores e Registos Objectivo: Pretende-se com este trabalho que os alunos se familiarizem com a
Leia maisImplementação da UCP. Construção do caminho de dados Controle Implementação monociclo. Organização de Computadores
Implementação da UCP Construção do caminho de dados Controle Implementação monociclo Conceitos Gerais para Implementação do Processador Conceito de caminho de dados e controle Caminho dos bits de instrução
Leia maisSISTEMAS DIGITAIS (SD)
SISTEMAS DIGITAIS (SD) MEEC Acetatos das Aulas Teóricas Versão 4.0 - Português Aula N o 11: Título: Sumário: Circuitos combinatórios: Unidade Lógica e Aritmética Unidade Lógica e Aritmética (ULA). 2015/2016
Leia maisLic. Engenharia de Sistemas e Informática
Conceitos de Sistemas Informáticos Lic. Engenharia de Sistemas e Informática 1º ano 2004/05 Luís Paulo Santos (baseado no trabalho de A.J.Proença) Módulo Arquitectura de Computadores LPSantos, CSI: Arquitectura
Leia maisção de Computadores I
Universidade Federal de Pelotas Instituto de Física e Matemática Departamento de Informática Bacharelado em Ciência da Computação Arquitetura e Organizaçã ção de Computadores I Aula 4 1. Projeto da Arquitetura
Leia maisENGª DE ELECTRÓNICA E COMPUTADORES
ENGª DE ELECTRÓNICA E COMPUTADORES SISTEMAS DIGITAIS II Colectânea de Exercícios de Exame José Sousa 2-22 Sumário MEMÓRIAS 2 MÁQUINAS DE ESTADOS SÍNCRONAS 6 MÁQUINAS DE ESTADOS ASSÍNCRONAS OUTRAS REALIZAÇÕES
Leia maisFundamentos de Microprocessadores ENGENHARIA ELECTROTÉCNICA
ENGENHARIA ELECTROTÉCNICA 2º Semestre 25/26 FUNDAMENTOS DE MICROPROCESSADORES (XX-4-26 DIA/NOITE) DUNA=DIGITO UNIDADES DO NÚMERO DE ALUNO ª FREQUÊNCIA - TIPO Grupo I Memórias e controladores - [,5V] Preencha
Leia maisORGANIZAÇÃO DE COMPUTADORES CAPÍTULO 6: PROCESSADORES. Prof. Juliana Santiago Teixeira
ORGANIZAÇÃO DE COMPUTADORES CAPÍTULO 6: PROCESSADORES Prof. Juliana Santiago Teixeira julianasteixeira@hotmail.com INTRODUÇÃO INTRODUÇÃO O processador é o componente vital do sistema de computação, responsável
Leia maisFlip-flop D disparado pelo bordo ascendente ( Positive edge-triggered D flip-flop )
Células de memória síncronas ESV-ESI-Sistemas igitais-fundamentos dos Circuitos Sequenciais (2) 1/14 As células de memória síncronas reagem de forma sincronizada com um sinal de relógio ( Clock -), o qual
Leia maisTiago Alves de Oliviera
Tiago Alves de Oliviera 1 Capítulo 6 do Livro do Mario Monteiro Capítulo 5 (5.1, 5.2, 5. e 5.4) do Livro do Patterson 2 Processador executa instruções CPU (central processing unit) UCP (unidade central
Leia maisArquitetura de Um Processador I
Arquitetura de Um Processador I José Costa Introdução à Arquitetura de Computadores Departamento de Engenharia Informática (DEI) Instituto Superior Técnico 2013-11-08 José Costa (DEI/IST) Arquitetura de
Leia maisArquitectura de Computadores RECUPERAÇÃO DO 1º TESTE
Arquitectura de Computadores RECUPERAÇÃO DO 1º TESTE Ano Lectivo: 200/2009 Data: 6 de Janeiro de 2006 INFORMAÇÕES GERAIS Duração: 2h00 1. Mantenha na secretária apenas a sua identificação e uma caneta
Leia maisOrganização de Computadores (revisão) André Tavares da Silva
Organização de Computadores (revisão) André Tavares da Silva andre.silva@udesc.br Conceitos Básicos Microcomputador é um sistema computacional que possua como CPU um microprocessador. Microprocessador
Leia maisARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE DE CONTROLE E A INTERPRETAÇÃO DE INSTRUÇÕES. Prof. Dr. Daniel Caetano
ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE DE CONTROLE E A INTERPRETAÇÃO DE INSTRUÇÕES Prof. Dr. Daniel Caetano 2011-2 Visão Geral 1 2 3 4 5 Introdução A Unidade de Controle O Ciclo de Instrução
Leia maisTABELA DO F/F. T Q n Q n+1
EXERCÍCIOS DE SISTEMAS DIGITAIS II PREPARAÇÃO PARA P1 DE NE 772 1. Partindo de um F/F do tipo D, construir um F/F do tipo T. Pede-se : a ) A equação de estados do F/F b) Circuito transformado em F/F tipo
Leia maisNEANDERWIN. Algumas características do processador Neander são:
NEANDERWIN O NeanderWin é um simulador da máquina Neander, definida no livro do Raul F. Weber (UFRGS), Fundamentos de Arquitetura de Computadores, Ed. Sagra Luzzatto. A máquina original foi estendida aqui
Leia maisCOMPUTADOR. Adão de Melo Neto
COMPUTADOR Adão de Melo Neto 1 PROGRAMA É um conjunto de instruções LINGUAGEM BINÁRIA INTRODUÇÃO Os caracteres inteligíveis são apenas zero(0) e um (1). É uma linguagem de comunicação dos computadores.
Leia maisMICROPROCESSADORES E MICROCONTROLADORES PROVA 1
MICROPROCESSADORES E MICROCONTROLADORES PROVA 1 1. A expressão a seguir pode ser usada para avaliar o desempenho de um microprocessador. Comente cada um dos termos dessa expressão. Valor: 2,5 Tempo de
Leia maisMicrocontroladores. Prof. Nivaldo T. Schiefler Jr. M.Eng Homepage: www.joinville.ifsc.edu.br/~nivaldo Email: nivaldo@ifsc.edu.br
Prof. Nivaldo T. Schiefler Jr. M.Eng Homepage: www.joinville.ifsc.edu.br/~nivaldo Email: nivaldo@ifsc.edu.br Conceito final será constituído de duas avaliações: 1ª Conceito avaliação teórica 2ª Conceito
Leia maisAula 16: UCP: Conceitos Básicos e Componentes
Aula 16: UCP: Conceitos Básicos e Componentes Diego Passos Universidade Federal Fluminense Fundamentos de Arquiteturas de Computadores Diego Passos (UFF) UCP: Conceitos Básicos e Componentes FAC 1 / 34
Leia maisARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE DE CONTROLE E A INTERPRETAÇÃO DE INSTRUÇÕES. Prof. Dr. Daniel Caetano
ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE DE CONTROLE E A INTERPRETAÇÃO DE INSTRUÇÕES Prof. Dr. Daniel Caetano 2011-2 Lembretes Compreender a função da unidade de controle Apresentar o ciclo
Leia mais3 Realização e Caracterização do Módulo Transmissor
38 3 Realização e Caracterização do Módulo Transmissor Este capítulo tem como objetivo estudar e caracterizar o módulo a ser desenvolvido na transmissão através da introdução de uma ferramenta computacional
Leia maisLinguagem de Montagem do NeanderX
Universidade Estácio de Sá Curso de Informática Arquitetura de Computadores Linguagem de Montagem do NeanderX 11.5.2006 Geração Programa Executável Linguagens de Programação As linguagens de programação
Leia maisArquitetura: características gerais
Neander - Computador Hipotético Didático [Weber 2001] Fundamentos de Arquitetura de Computadores. Raul Weber - Ed. Sagra. Site - ftp://ftp.inf.ufrgs.br/pub/inf107/ Arquitetura: características gerais Largura
Leia maisMicroprocessadores. Família x86 - Evolução
Família x86 - Evolução António M. Gonçalves Pinheiro Departamento de Física Covilhã - Portugal pinheiro@ubi.pt i8086 16 bits de dados 20 bits de endereços 1MByte Clock 2 [4,8] MHz i80286 24 bits de endereço
Leia maisO estudo da arquitectura de computadores efectua-se com recurso à Abstracção
ARQUITECTURA DE COMPUTADORES O estudo da arquitectura de computadores efectua-se com recurso à Abstracção Podemos ver um computador de várias formas. Para um utilizador normalmente o computador é a aplicação
Leia maisImplementação de Funções Lógicas com Multiplexadores e Decodificadores
PUSP PS 2011/205/255 Laboratório igital mplementação de Funções Lógicas com Multiplexadores e ecodificadores.t.m./2006 (adaptação) RSUMO TÓRO implementação de funções lógicas de maior complexidade não
Leia mais