Contadores. Contador assíncrono

Transcrição

1 V ontadores Um contador é um circuito sequencial que conta... em binário, decimal ou segundo outras sequências podem ser assíncronos ou síncronos (máquinas de estados) plicações contar coisas... por exemplo, os carros que entram num parque de estacionamento certas máquinas de estados podem ser projectadas facilmente recorrendo a contadores e circuitos adicionais isponíveis como circuitos da série 74xxx binários, decimais ou up/down 65 ontador assíncrono om FFs tipo : N flip-flop tipo ant. ant. N 2 N ada flip-flops tem como relógio a saída N do flip-flop anterior (ripple counter) 2 66 Sistemas igitais 22/23 - FEUP/EE - José arlos lves

2 V ontador síncrono om FFs tipo : 2 odos os flip-flops têm o mesmo sinal de relógio (circuito síncrono) saída i troca quando todos os bits anteriores ( a i- ) são iguais a 67 om FFs tipo : ontador síncrono XOR 2 68 Sistemas igitais 22/23 - FEUP/EE - José arlos lves 2

3 V ontador com load paralelo 2 load uando load está activo, o contador é carregado com o que está nas entradas i ( i * = i ) omo acrescentar uma entrada de reset (síncrono)? 2 69 ontador binário 74x63 74x63 estado próximo presente estado /LR /L * * * * x x x x x x x x x x x x x x x x x x x x x x x N (se N<5) N + clock LR L 74x63 RO RO= quando ~= e = 7 Sistemas igitais 22/23 - FEUP/EE - José arlos lves 3

4 V x63 contador módulo Vcc (5V) LR L 74x63 RO sequência de estados Estado LR=.... LR é activado quando o estado actual é sequência de valores gerados na saída do contador:,, 2, 3, 4, 5, 6, 7, 8, 9,, x63 exemplo Vcc (5V) Gnd (V) 74x63 LR L RO valor carregado quando L é activado Estado LR L... LR é activado quando o estado actual é L é activado quando o estado actual é 72 Sistemas igitais 22/23 - FEUP/EE - José arlos lves 4

5 V x63 exemplo 3 Vcc (5V) clock 74x63 74x38 G G2 G2 Y Y Y2 Y3 Y4 Y5 Y6 Y7 Gnd LR L RO 73 ontador com descodificador 3 8 Vcc=+5V LRL LR L 74x63 RO G G2 G2 Y Y Y2 Y3 Y4 Y5 Y6 Y7 S S S2 S3 S4 S5 S6 S7 sequência de estados: S S S2 S3 S4 S5 S6 S Sistemas igitais 22/23 - FEUP/EE - José arlos lves 5

6 V ivisor de frequência Vcc=+5V (frequência f) LRL LR L 74x63 RO 2 (f/2) 4 (f/4) 8 (f/8) 6 (f/6) PULSE6 (f/6) =5% =6.25% (/6) (f) 2 (f/2) 4 (f/4) 8 (f/8) 6 (f/6) PULSE6 (f/6) 75 74x69 - contador up/down clock UP/WN L 74x69 RO 74x69 estado próximo presente estado UPWN L RO * * * * x x x x x x x a) x x x x x x x x x x x x a) N (se N<5) N + N (se N>) N - a) RO= se = e ( (N=5 e UPWN=) ou (N= e UPWN=) ) 76 Sistemas igitais 22/23 - FEUP/EE - José arlos lves 6

7 V Vcc (5V) 74x69 exemplo Gnd (V) UP/WN L 74x69 RO 77 ontador módulo 256 (8 bits) LRL LL 3 2 LR L 74x63 RO 3 2 bits menos significativos LR L 74x63 Este só conta quando o contador menos significativo atingir o estado RO RO bits mais significativos RO vale quando for atingido o valor máximo 78 Sistemas igitais 22/23 - FEUP/EE - José arlos lves 7

8 V Outros contadores da série 74xxx 74x6 igual ao 74x63 mas com LR assíncrono logo que LR é activado as saídas ~ são colocadas com no exemplo do slide 7, o estado não ocorre quando as saídas são é activado LR e passam logo para 74x6 igual ao 74x6 mas apenas conta de a 9 (decade counter) 74x62 igual ao 74x63 mas apenas conta de a 9 (decade counter) 79 onstruir uma máquina de estados com 6 saídas Y, Y,... Y5 que produza ciclicamente a sequência de valores seguinte: sugestão usar um 74x69 (up/down) para gerar a sequência..5.., e um descodificador 4 6 para produzir as 6 saídas... Problema Y Y Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y Y Y2 Y3 Y4 Y5 8 Sistemas igitais 22/23 - FEUP/EE - José arlos lves 8

9 V Registo de deslocamento (shift-register) SERIL_IN saída paralela 2 SERIL_OU SERIL_IN 2 8 Registo de deslocamento com carregamento paralelo carregamento paralelo: i * = i (LO/SHIF=) SERIL_IN deslocamento para a esquerda i *= i- ; *=SERIL_IN (LO/SHIF=) 2 2 LO/SHIF SERIL_OU 82 Sistemas igitais 22/23 - FEUP/EE - José arlos lves 9

10 V Shift-register 74x94 próximo estado função s s * * * * hold shift right RIN shift left LIN load LR S S LIN RIN LIN é a entrada série quando é feito um deslocamento para a esquerda (de para ) RIN é a entrada série quando é feito um deslocamento para a direita (de para ) 83 Exemplo : detector de sequência Vcc=+5V LR S S S LIN RIN Z Z é quando for detectada na entrada S a sequência em 4 ticks de relógio consecutivos São também detectadas sequências parcialmente (como em )? 84 Sistemas igitais 22/23 - FEUP/EE - José arlos lves

11 V Exemplo2: detector de sequência Vcc=+5V S LR S S LIN RIN Z uando é detectada a sequência as saídas são estragadas (é carregado S para ) penas são detectadas sequências não sobrepostas 85 Exemplo 3: contador Vcc=+5V LR S S LIN RIN 86 Sistemas igitais 22/23 - FEUP/EE - José arlos lves